Многоканальная система сбора и регистрации измерительной информации

 

Изобретение относится к вычислительной и информационно-измерительной технике и может быть использовано в автоматизированных системах регистрации быстропротекающчх процессов. Целью изобретения является расширение функциональных возможностей, повышение быстродействия и уменьшение динамической погрешности при регистрации аналоговых сигналов. Поставленная цель достигается тем, что система для сбора и регистрации измерительной информации содержит N каналов регистрации по числу групп аналоговых и дискретных ЁХЙДОВ, каждый из которых содержит два устройства выборкихранения (УВХ), три коммутатора, программируемый усилитель,- АЦП, блок коммутации, буферное запоминающее устройство , счетчик адреса и блок управления, кроме этого система содержит четыре компаратора , два усилителя (согласующий, инвертирующий ), два ЦАП, регистр способа запуска, регистр уровня запуска, ре гистр контрольного сигнала блок элементов НЕ,, блок дешифрации, два одновибратора, два мультиплексора, блок отображения, генератор тактовых импульссв, 9 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ

ВЕДОМСТВО СССР (ГОСПАТЕНТ СССР) ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4772558/24 (22) 22.12.89 (46) 23.12.92, Бюл, Й. 47 (71) Всесоюзный научно-исследовательский институт электроизмерительных.приборов (72) И.А. Андреева, Л.А. Гафт, Е.Г, Спивак, И.В. Чеблоков и А.В. Рождественский (56) Авторское свидетельство СССР

¹ 951146, кл. 6 01 В 13/02, 1978.

Авторское свидетельство СССР № 1322156, кл, G 01 R 13/02, 1985. (54) МНОГОКАНАЛЬНАЯ CMCTEMA CB0PA

И РЕГИСТРАЦИИ ИЗМЕРИТЕЛЬНОЙ ИНФОРМАЦИИ (57) Изобретение относится к вычислительной и информационно-измерительной технике и может быть использовано в автоматизированных системах регистрации бь1стропротекающих процессов. Целью изобретения является..расширение функциоИзобретение относится к вычислительной и информационно-измерительной технике и может быть использовано в автоматизированных системах регистрации быстропротекающих процессов.

Целью предлагаемогО изобретения является расширение функциональных возможностей, уменьшение динамической погрешности, повышение быстродействия и надежности при регистрации аналоговых сигналов.

На фиг.1 представлена блок-схема предлагаемой системы; на фиг,2 — функциональная схема блока управления; на фиг.3— функциональная схема блока отображения;,"Ж 1783547 А1 (505 G 06 F 15/74, G 01 R 13/02

2 нальных возможностей, повышение быстродействия и уменьшение динамической погрешности при регистрации аналоговых сигналов. Поставленная цель "достигается тем, что система для сбора и регйстрации измерительной информации содержит N каналов регистрации по числу групп аналого вых и дискретнъ1х бхбдов, каждый из которых содержит два устройства выборкихранения (УВХ), три коммутатора, программируемый усилитель, АЦП, блок коммутации, буферное запоминающее устройство, счетчик адреса и блок управления, кроме этого система содержит четыре компаратора, два -усилителя {согласующий, инвертиоующий),,qea ЦАП, регистр способа запуска, регистр уровня запуска, регистр контрольного сигнала блок элементов НЕ„ блок дешифрации, два одновибратора, два мультиплексора, блок отображения, генератор тактовых имлульссв, 9 ил. на фиг.4-9 — временные диаграммы ррботы системы в различных режимах.

Многоканальная система содержит (фиг,1) N каналов 1 регистрации по числу групп аналоговых и дискретных входов, каждый из которйх содержит два последовательно соединенных устройства выборкихранения (УВХ) 2,1, 2.2 и два коммутатора

3,1, 3.2 (для аналоговых сигналов), образующих две группы 4,5 аналоговых входов 4,1—

4.N, 5,1 — 5.N, выходы первого и второго коммутаторов 3.1, 3.2 соединены между собой и с первым информационным входом третьего коммутатора 6, выход которого соединен с информационным входом про1783547 граммируемого усилителя 7, содержащего входами записи.и чтения счетчика t8 адреусилитель 8, делитель сопротивлений 9, са, одиннадцатый выход — с первым инфоркоммутатор 10, регистр диапазона 11 и бу- мационным входом блока задержки 61, ферный усилитель 12, вторую группу. 13 уп- выход которого соединен с шиной 25 равляющих входов, аналого-цифровой 5, управлений, информационные входы запопреобразователь (АЦП) 14, блок 15 комму- минающего узла 56, вентилей 57 и мультитации, буферноезапоминающееустройство плексора 58 соединены с информацион16, группы 17.1-17.N дискретных входов, ными входами таймера 51 частоты, первый счетчик 18 адреса, блок 19управления, ши- выход регистра 50 программ соединен с ну 20 данных, шину 21 адреса, шину 22 уп- 10 входом управления мультиплексора 62, перравления, вход 23 внешнего тактирования, вый ийформационный вход которого соедишину 24 прерываний, управляющий выход нен с входом 23 внешнего тактирования, а

25, блок 26дешифрации, регистр 27способа второй информационный вход — с выходом запуска, регистр 28 уровня запуска, регистр генератора 45 тактовых импульсов, второй

29 контрольного сигнала, цифра-аналого- 15 выход регйстра 50 программ с первыми вховый преобразователь(ЦАП) 30, компарато- дами первого и второго элементов ИЛИ ры 31,32, согласующий 33 и инвертирующий 63,64, третий выход — с йервым входом пер34 усилители, мультиплексоры 35,36, одно- вого элемента И-ИЛИ 65, вторым входом вибраторы 37,38, вход 29 внешнего пуска, первого элемента ИЛИ 63 и первым управвход 40 внешнего вторичного пуска, компа- 20 ляющим входом мультиплексора 66, четверраторы 41,42, тый выход — со вторым входом первого блок 43 элементов НЕ, цйфроаналого- элемента И,-ИЛИ 65, первйм входом riepaoвый преобразователь 44, генератор 45 так- ro элемента И 67 и первым входом второго товых импул ьсов, блок 46 отображения, элемейта И-ИЛИ 68; пятый выход — с первыход 47 для подключения к видеомонито- 25 вым входом третьего элемента.И-ИЛИ 69, ру, выход 48 для подключения к графопост- шестой выход — с вторым входом третьего роителю, .группа 49 информационных элемента И-ИЛИ 69 и вторым управляющим входов-выходов блока отображения. входом мультиплексора 66, седьмой выходБлок19управления(фиг.2)содержитре- с первым входом элемента 70 И-ИЛИ-HE u гистр 50 программ, таймер 51 частоты и 30 третьим управляющим входом мультиплектаймер 52 числа дискретизаций, информа- сора 66, восьмой выход — со вторым входом ционные входы которых соединены с пер- элемента 70 И-ИЛИ-НЕ, девятый выход — с выми информационными входами-выхода- первым входом второго элвмента И 71, деми приемопередатчика 53, вторые инфор- сятый выход - с входом разрешения одномационные входы-выходы которого соеди- 35 вибратора 72, одиннадцатый выход -: с нен.ы с шиной 20 данных, вход записи управляющим входом мультиплексора 73, регистра 50 программ, таймера 51 частоты двенадцатый выход — с входом разрешения итаймера52числадискретизацийсоедине- коммутатора 6, выход четвертого мультины с первым и вторым выходами блока де- плексора 62 соединен с.тремя тактовыми шифрации 54; выходы чтения таймера 51 40 входами таймера 51 частоты, первый вход частоты и таймера 52 числа дискретизаций разрешения которого соединен с выходом соединены с третьим выходом второго бло- второго элемента 68 И-ИЛИ, второй вход ка дешифрации 54, первая группа входов разрешения — с выходом второго триггера которого соединена с шиной 21 адресов и 74 и первым входом разрешениятаймера52 группой информационных входов счетчика 45 числа дискретизаций, третий входразреше55 адреса, группа входов разрешения блока ния — соединен с выходом третьего элемен- дешифрации 54 соединена с шиной 22 уп- та 75 И, первый выход таймера 51 частоты равлений, вход разрешения — с одним из соединен с первым входомтретьегоэлеменвыходов первого блокадешифрации26, чет- та 76 ИЛИ и первым тактовым входом тайверый выход блока дешифрации 54 соеди- 50 мера 52 числа дискретизаций, второй выходнен с входом управления со вторым входом третьего элемента ?6 приемопередатчика 53, пятый выход с вхо- ИЛИ и вторым тактовым входом таймера 52 дами записи счетчика 55 адреса, запомина- числа дискретизаций, третий выход — с ющего узла 56, входами управления третьим входом третьего элемента 76 вентилей 57 и мультиплексора 58 и входом 55 ИЛИ, выход которого соединен с третьим записи программируемого усилителя 7, ше- тактовым входом таймера.52 числа дискстой и седьмой выходы — с первым и вторым ретизаций и первым входом четвертого синхровходами первого триггера 59, вось- элемента И 77, второй вход которого сомой выход — с входом запуска одновибрато- еди н е н с в ыходом второго элемента ра 60, девятый и десятый выходы — с ИЛИ 64, второй вход разрешения таймера

1783547

6 . 52 числа дискретизаций соединен с выхо- элемента 86 ИЛИ и счетным входом седьмодом третьего элемента 69 N-ИЛИ, третий готриггера 87, входомустановки $ восьмого вход разрешения соединен с выходом пер- триггера 88 и первым информационным вхового элемента 67 И, первый выход таймера . дом мультиплексора 73, а выход-с входом

52 числа дискретизаций соединен со"вто- 5 установки счетчика 55 адреса, второй:и трерым входом второго элемента И 71, выход тий информационные входы мультиплексокоторого соединен с входом сброса встреть- ра 73 соединены с прямым и инверсным еготриггера78,четвертоготриггера79, вхо- -выходами седьмого трйггера 87, четвертый дом установки S пятого трйггера 80, вход — с первьгм выходом запоминающего информационным входом 0-триггера 81 ре- 10 узла 56, группа выходов которого соединена гистрации и шиной 24 прерываний, второй с вторым ийформациоййым входом мультивыход таймера 52 числа дискретизаций со- . плексора 58, второй выход запоминающего единен с третьим входом элемента 70 И- узла56-ссинхровходамипервого"ивторого

ИЛИ-НЕ и первым информационным одновибраторов37;38,четвертый выход-с входом мультиплексора 66, -... 15 информационным входом 0 восьмого тригтретий выход таймера 52 числа дйскре- гера 88 и шиной 24 прерываний, адресная . тизаций соединен с nepebw входом третье- группа входов запоминающего узла 67 соего элемента И 75 и входом сброса R второго динена с выходами счетчикаМ адреса, счеттриггера74, входустановкиЗ которогосое- ный вход которого соединен с выходом динен с выходом первого элемента 65 И- 20 готовности аналого-цифрового преобразоИЛИ, вход установки третьего триггера 78 вателя 14 и синхровходомдевятоготриггера соединен с (N+5)-м выходом блока дешиф- 89 и первым входом седьмого элемента 90 рации 26, синхровход четвертого триггера И, информационный вход 9 десятого тригге79 соединен с выходом мультиплексора 35, ра 89 соединен с выходом триггера 81 и синхровходСшестоготриггера82соединен 25 вторым входом второго элемента 64 ИЛИ, с выходом мультиплексора 36, выход треть- . вход сброса Й десятого триггера 89 соедиего триггера 78 соединен с входом запуска нем с входом сброса Й первого триггера 59, одновибратора 72, информационным Вхо- входом сброса одновибратора 60 и вторым дом четвертого триггера 79, информацион- йнформациойным входом блока задержки ным входом 0 шестого триггера 82, вторым 30 61; выходом готовности буферного запомиинформационным входом мультиплексора нающего устройства 16, синхровходом С

66 и йервым входом пятого элемента 83 И, триггера 88 и первым входом восьмого элв второй вход которого соединен с прямым мента 91 И; второй вход восьмого элемента выходом пятого триггера 80, вход сброса Я 91 И соединен с прямым выходом триггера которого соединен с выходом четвертого 35 88, а выход — ссинхровходом Стриггера 81, триггера 79 и третьим информационным . инверсный выход триггера 88 соединен с входом мультиплексора 66, четвертый ин- . входом сброса Й триггера 87и вторым вхоформационный вход которого, соединен с дом седьмого элемента 90 И, выход которовыходом шестого триггера 82 и четвертым го соедийен с вторым входом пятого входом элемента 70 И-ИЛИ-НЕ, первый вы- 40 элемента 86 ИЛИ, выход триггера 89 соедиход которого соедийен с третьими входами: нен с первым входом шестого элемента 92 первого и третьего элементов 65,69 И-ИЛИ, ИЛИ и счетным входом счетчика 18 адреса, четвертый вход третьего элемента 69 И- второй вхбд шестого элемента 92 ИЛИ соеИЛИсоединенсинверснымвыходомпятого динен с первым синхровходом. первого триггера 80, вторым входом первого эле- 45 триггера 59, третий вход — с первым выхомента 67 И, четвертым входом первого эле- дом одновибратора 60, а выход —.с входом мента 65 И-ИЛИ, вторым входом третьего записи. буферного запоминающего устройэлемента И 75 и первым входом шестого ства 16, выход первого триггера 59 соедиэлемейта 84 И, ": нен с первым входом седьмого элемента 93 второй вход которого соединен со вто- 50 ИЛИ, второй вход которого соединен со вторым входом элемента 70 И-ИЛИ-НЕ, второй . рым выходом одновибратора 60, а выход — с вход второго элемента 68 И-ИЛИ соединен входом разрешения блока задержки 61, втос выходом пятого элемента 83 И, третий рой синхровход первого триггера 59 и тревход- с выходом nepaoro элемента 63 ИЛИ, тий выход одновибратора 60 соединены с четвертый — с выходом шестого элемента 84 55 первым и вторым входами восьмого элеменИ, вход установки S триггера 81 соединен с та 94 ИЛИ, выходом мультиплексора 66 и первым вхо- выход которого соединен с входом чтедом четвертого элемента 85 ИЛИ, второй ния буферного запоминающего устройства вход которого соединен с выходом четвер- 16, выход одновибратора 72 соединен с вхотого элемента 77 И; первым входом пятого дом установки счетчика 18 адреса, выходы

1783547 мультиплексора 58 соединены с адресными входами первого и второго коммутаторов

3.1, 3,2, выходы вентилей 57 соединены с первой группой входов программируемого усилителя 7, четыре выходы мультиплексора

73 соединены с входами разрешения первого и второго устройств выборки-хранения

2.1, 2.2 и первого и второго коммутаторов

3.1, 3.2.

Блок 46 отображения (фиг.3) содержит блок дешифрации 95, адресные входы которого соединены с шиной адресов 21, входы управления — с входной шиной 22 управления, входы синхронизации — с фазовыми выходами распределителя фаз 96-, первый выход блока дешифрации 95 соединен с шйной 25 управления, второй — с входом разрешения приемопередатчика 97, первые входы-выходы которого соединены с шиной

20 данных, а вторые входы -выходы соединены с информационными входами видеопамяти 98, последовательно соединенной со сдвиговым регистром 99, первыми информационными входами регистра 100 команд и состояний, первого и второго регистров 101, 102 изображения и схемы 103 последовательно интерфейса, первая группа выходов и третий выход блока дешифрации 95 соединены с входами управления видеопамяти 98 и сдвигового регистра 99, четвертый и пятый выходы — с входами записи и разрешения регистра 100 команд и состояний, шестой выход — с первыми входами записи первого и второго регистров 101, 102 изображения, седьмой выход — со вторым входом записи второго регистра 102 изображения, вторая группа выходов — с адреснйми входами мультиплексора 104, первая группа информационных входов которого соединена с выходами первого и второго регистров 101р

102 изображения, а вторая группа информационных входов — с выходами первого и второго счетчиков 105, 106 изображения и входами первого запоминающего узла 107, первый выход которого соединен со счетным входом второго счетчика 106 изображения, второй выход - с входами разрешения второго запоминающего узла 108 и регистра

109 прерываний и вторым информационным входом регистра 100 команд и состояний, восьмой выход блока дешифрации 95 соединен с управляющим входом схемы 103 последовательного интерфейса, тактовый вход которой соединен с выходом генератора 110 тактовых импульсов и входом распределителя фаз 96, второй вход второго запоминающего узла 108 соединен с выходом сдвигового регистра 99, вход записи которого соединен с первым фазовым выходом распределителя фаз 96, первый выход регистра 100 команд и состояний соединен с входом сброса первого регистра

101 изображения, второй выход — с входом

5. сброса второго регистра 102 иэображения, третий выход с входом разрешения регистра прерывания 109, выход которого соединен с шиной 24 прерываний, счетный вход первого счетчика 105 изображения соеди10 нен с вторым фазовым выходом распределителя фаз 96, входы состоянйя схемы 103 последовательного интерфейса соединены с выходами переключателя режимов 111, а выход — с входом преобразователя 112, выходы которого"соединены с группой выходов 49, выхоДы мультиплексора 104 соедйнены с адресными входами видеопамяти 98, выходы запоминающих узлов 107, 108 соединены с группой выходов 48.

Устройства 2,1, 2.2 обеспечивают фик20 сацию мгновенных значения аналоговых сигналов и могут быть выполнены íà MNK pOсхемах типа 1100 СК 4, представляющих собой быстродействующее интегральное

25 устройство выборки и хранения, конденсаторах хранения и буферных усилителях с коэффициентом передачи 1, построенных на операционных усилителях КР544УД2.

Первый, второй и третий коммутаторы

30 3Л, 3.2, 6 коммутируют входные аналоговые сигналы и контрольный сигнал на вход преДелитель 9 сопротивлений представляет собой операционные цепи усилителя 8 и может быть выйолнен на точных резисторах типа С2-29 и переменном резисторе типа

С3-39.

Коммутатор диапазона 10 коммутирует операционные цепи усилителя 8 и может быть выполнен на микросхеме КР590КН4.

Регистр 11 диапазона обеспечивает управленйе коммутатором диапазона 10 и может быть выполнен на микросхемах

К555ТМ8.

Буферный усилитель 12 имеет коэффициент передачи, равный 1, и обеспечивает буферизацию делителя 9 сопротивлений, может быть выполнен на операционном усилителе КР544УД2.

55 образователя 14 и могут быть выполнены на микросхемах КР590КН6 и КР590КН4.

Усилитель 8 представляет собой ойера35 ционный усилитель с программно переключающими коэффициентами передачи, обеспечивающий согласование диапазона входных сигналов, поступающих на группы

4Л-4Я, 5Л-5.N входов с входным диапазо40 ном устройств 2Л, 2,2 и может быть выполнен на быстродействующем усилителе

КА Р544УД2А.

9 1783547 10

Преобразователь 14 мажет быть выполнен на микросхеме К1108ПВ2А, представляющий собой быстродействующий АЦП последовательного приближения, включающий в себя источник опорного напряжения. 5

Блок коммутации 15 осуществляет передачу выходных данных АЦП в устройство синхронизации и может быть выполнен на микросхемах К555АПЗ, движковом вылючателе ВДМ1-4, 10

Буферное запоминающее устройство 16

- содержит собственные накопитель, который может быть выполнен на микросхемах

КР565РУ6Б, схему управления и синхронизации, которая может быть выполнена на 15 микросхеме КМ1810ВТ3.

Счетчик 18 адреса может быть выполнен на микросхемах К555 ИЕ 15, К555 ИЕ7.

Блок дешифрации 26 служит для выбора одного из N каналов регистрации, задания 20 режимов запуска в устройстве синхронизации в соответствии с адресом, установленным на шине 21 адресов и управляющими сигналами шины 22 управления и мажет быть выполнен на микросхемах К555СП1, 25

К555ИД4 и выключателе движковом ВДК14.

Регистри 27 способа запуска принимает .информацию с шины 20 данных, управляет (аналоговыми) компаратора 31,32 и (цифра- 30 выми) компаратора 41,42 и может быть выполнен на микросхемах К555ТМ8, . Регистр 28 уровня запуска выдает информацию на (цифровые) компараторы

41,42 и может быть выполнен на микросхе- 35 мах K555TMS, Регистр 29 контрольного сигнала управляет вторым ЦАП 44 и может быть выполнен на микросхемах К555ТМ8.

Преобразователь 30 принимает инфор- 40 мацию с шины 20 данных и выдает аналоговый сигнал и может быть выполнен на микросхемах К572ПА2А и КР14ОУД608.

Первый и второй компараторы 31,32 выдают сигналы аналогового запуска по поло- 45 жительному или отрицательному фронту и могут быть выполнены на микросхемах

КР554СА4.

Согласующий и инвертирующие усили- 50 тели 33,34 могут быть выполнены на микросхемах КР544УД2А, Первый и второй мультиплексоры 35,36 формируют сигналы пуска и вторичного пуска в зависимости от управляющих сигна- 55 лов и могут быть выполнены на микросхемах К55КП2.

Первый и второй одновибраторы 37,38 (цифрового пуска) с информационным входом, входом сброса и синхровходом могут быть выполнены на микросхемах КП555ТМ2 и К555АГЗ.

Третий и четвертый компараторы 41,42 выдают сигналы цифрового запуска по нарастающему или спадающему фронту и могут быть выполнены на микросхемах

К555СП1, Блок 43 элементов НЕ инвертирует информацию регистра 28 уровня запуска и может быть выполнена на микросхеме

К555Л Н1, Преобразователь 44 принимает информацию с регистра контрольного сигнала и выдает аналоговый контрольный сигнал, величина которого программируется в регистре 29 контрольного сигнала и может быть выполнена на микросхемах К1108ПА1А и

КР140УД6.

Генератор 45 тактовых импульсов представляет собой кварцевый генератор, может быть выполнен на резонаторе

РК169МА5ВС, микросхемах К55ИЕ7, К555ЛН1, резисторах, конденсаторе.

Регистр 50 программ принимает информацию с внутренних шин данных и выдает сигналы, управления режимами регистрации, работой УВХ 2,1, 2.2 коммутаторов 3.1, 3.2, 6 и может быть выполнен на микросхемах К55ИР23, К555ЛИ1. К555ИД4, К555ЛН1, Таймеры 51,52 частоты и числа дискретизации служат для программирования параметров регистрации.

Приемопередатчик 53 осуществляет передачу данных с шины 20 данных ЭВМ на внутреннюю магистраль данных для программирования и наоборот, при любой операции чтения, может быть выполнен на магистральных микросхемах К555АП9.

Блок дешифрации 54 формирует сигналы управления отдельными функциональными узлами в соответствии с адресом, установленным на шине 21 адресов, и.управляющими сигналами шины 22 управления и может быть выполнен на микросхемах

555СП1, К555ЛИЗ, К555ИД7, К555ЛА4, К555ЛН1, К555ЛАЗ, К555ЛЛ1 и движковом выключателе ВДМ1-8.

Счетчик 55 адреса выдает адреса ячеек запоминающего узла 56 при программировании от ЭВЗ и формирует адреса при чтении из запоминающего узла 56 и может быть выполнен на микросхемах К555ИЕ7.

Запоминающий узел 56 содержит последовательность номеров каналов, составляющих цикл измерений с указанием конца цикла, программируется от ЭВМ по шине 20 данных и может быть выполнен на микросхемах КР185РУ9, К555ЛН1, К555ЛАЗ.

1783547

Вентили 57 диапазона измерения пере- ИЛИ-НЕ пропускает либо сигнал вторичнодают с внутренних шин данных код диапа- ro пуска, либо сигнал с выхода таймера 52 зона измерения по сигналу с блока числа дискретизаций в зависимости от редешифрации 54 и могут быть выполнены на жима регистрации и может быть выполнен микросхемах К555АПЗ, 5, на микросхеме К599ЛКЗ; элемент 71 И блоМультиплексор 58 передает код номера кирует сигнал "конец счета" в случае режима канала коммутаторов 3.1, 3.2 либо с внут- непрерывного цикла регистрации и может ренней шины данных при программирова- быть выполнен на микросхемах К555ЛАЗ и нии диапазонов измерения, либо с выхода К555ЛН1. запоминающего узла 56 в процессе регист- 10 Одновибратор 72 с входами раэрешерации и может быть выполнен на микросхе- ния и запуска вырабатывает сигнал сброса ме К555КП11. счетчика 18 адреса и может быть выполнен

Триггер 59 с двумя синхровходами и на микросхеме К555АГЗ; мультиплексор 73 входом сброса R формирует сигналы записи вырабатывает сигналы управления для уст(35fl) и чтения (ЧБП) для устройства 16 и 15 ройств 2.1, 2.2 и коммутаторов 3.1, 3.2 в сигнал зайрета ответа в режиме обращения нормальном и конвейерном режимах вык устройству 16 как к регистру по сигналам борки и может быть выполнен на микросхеЗБП,ЧБПиможетбытьвыполненнамикро- ме К555КП11; триггер 74 с входами схеме К555ТМ2.: установки S u R вырабатывает сигнал разреОдновибратор 60 с выходом запуска и 20 шения работы таймера 52 числа дискретиза- . входом сброса формирует сигналы управле- ций на втором участке регистрации и может ния для устройства 16 в режиме чтения дан- быть выполнен на микросхеме К555ТМ2. ных с преобразователя 14 и может быть Элемент 75 И вырабатывает сигнал раэвыполнен на микросхеме К555АГЗ, на рези- решения работы таймера 51 частоты и мосторах и конденсаторах. - 25 жет быть выполнен на микросхеме

Блок задержки 61 с двумя Ййформаци- К555ЛИ1; элемент 76 ИЛИ собирает имонными входами и входом разрешения при пульсы дискретизации на всех трех участках обращении к отдельным функциональным регистрации и может быть выполнен на микузлам от ЭВМ формирует с задержкой от- росхеме К555ЛИЗ; элемент77И пропускает ветный сигнал и может:быть выполнен на 30 импульсы дискретизации и может быть вымикросхемах К555ЛН1, К555ЛИ1, К555ЛАЗ, полнен на микросхеме К555ЛЛ1; триггер 78 (предпуска) с входами установки S u R может

К155Л П8.

Мультиплексор 62 тактовых импульсов быть выполнен на микросхеме К555ТМ2; вырабатывает так овые импульсы для тай- триггер 79 (пуска) с информационным вхомеров 51,52 используя внутренние или 35 дом 0 и синхровходом С может быть выполвнешние тактовые импульсы.: нен на микросхеме К555ТМ2; триггер 80

Элемент 63 ИЛИ собирает сигналы счета с входами установки S u R формирует предпускового режима регистрации и циф- интервал времени между сигналом "пуск" и рового запуска и может быть выполнен на "конец счета" запрограммированного общемикросхеме К555ЛЛ1; 40 го чиСла дискретизаций и может быть Выэлемент 64 ИЛИ блокирует сигнал с вы. полнен на микросхеме К555ТМ2; триггер 81 хода триггера 81 регистрации и может быть (регистрации) с входом установки S, инфорвыполнен на микросхеме К555ЛЕ1; элемент мационным входом 0 и синхровходом С

65 - ЛИ вырабатывает сигнал управления ределяют время, в течение которого

6 И-И триггером 74 в разных режимах регистра- 45 происходит запись измеренных значений в ции и может быть выполнен на микросхеме устройство 16, и может быть выполнен на

555ЛР11; мультиплексор 66 вырабатывает мйкросхеме К55ТМ2; триггер 82(вторичного сигнал установки i риггера 81 регистрации и пуска) с информационным входом 0 и синхможет быть выполнен на микросхеме ровходомСможетбытьвыполненнамикроК555КП2; элемент 67 И вырабатывает сиг- 50 схеме К555ТМ2. нал разрешения работы таймера 52 числа" Элемент 83 И пропускает сигнал преддискретизаций на первом участке регистра- варительного пуска в случае отсутствия сигции и может быть выполнен на микросхеме нала счета с выхода триггера 80 счета и

555ЛЕ4; элемент 68 И-ИЛИ вырабатывает может быть выполнен на микросхеме сигнал разрешени; работы таймера 51 час- 55 К555ЛИ1; элемент 84 И пропускает сигнал тоты и может быть ыполнен на микросхеме счета с выхода пятого триггера 80 счета в

К599ЛКЗ; элеМент 69 И-ИЛИ вырабатывает случае отсутствия сигнала с выхода элеменсигнал разрешения работы таймера 52 чис- та 70 И-ИЛИ-НЕ; элемент 85 ИЛИ вырабака адреса и ла дискретизаций и может быть выполнен тывает сигнал сброса счетчика 55 на микросхеме К555ЛР11; элемент 70 И- может быть выполнен на микро нен на микросхеме

14

1783547

К555ЛЕ1; элемент 86 ИЛИ вырабатывает сигнал запуска для преобразования 14 и может быть выполнен на микросхеме

К555ЛИ1.

Триггер 87 со счетным входом Си входом сброса R вырабатывает входные сигналы для мультиплексора 73 и может быть выполнен на микросхеме К555ТМ2; триггер

88 (измерения) с информационным входом

D, с синхровходом С и входом установки $ определяет время измерения группы кана-лов (одного цикла) и может быть выполнен на микросхеме К555ТМ2; триггер 89 с информационным входом 0, синхровходом С и входом сброса R вырабатывает сигнал записи в устройстве 16 по заданному фронту сигнала готовности преобразователя 14 и может быть выполнен на микросхеме

К555ТМ2, Элемент 90 И пропускает сигнал готовности с преобразователя 14 для формирования сигнала следующего пуска преобразователя 14 и может быть выполнен на микросхеме К555ЛАЗ; элемент 91 И вырабатывает сигнал сброса триггера 81 регистрации и может быть выполнен на микросхеме К555ЛИ1; элемент 92 ИЛИ вырабатывает сигнал записи в устройство 16 и может быть выполнен на микросхеме

К555ЛИЗ; элемент 93 ИЛИ вырабатывает сигнал запрета ответа и может быть выполнен на микросхеме К555ЛАЗ, элемент 94

ИЛИ вырабатывает сигнал чтения для устройства 16 и может быть выполнен на мик-. росхеме К555Л И1.

Блок дешифрации 95 формирует сигналы управления отдельными функциональными узлами блока 46 отображения в соответствии с адресом, установленным на шине 21 адресos, v управляющими сигналами шины 22 управления и может быть выполнен на микросхемах К555СП1, К555ИД4, К555ЛА2, К555ЛИ1, К55ЛАЗ, К555ЛН1.

К155ЛП8 и выключателе движковом ВДМ14

Распределитель 96 фаз обеспечивает формирование восьми последовательностей тактовых импульсов, последовательно сдвинутых относительно друг друга, и может быть выполнен на микросхеме

К555ИР8; приемопередатчик 97 связывает шину 20 данных ЭВМ с внутренней шиной данных и может быть выполнен на микросхемах К555АП9; видеопамять 98 обеспечивает запоминание одного кадра изображения и может быть выполнена на микросхемах К565РУ5Б.

Сдвиговый регистр 99 обеспечивает прием данных, соответствующих одной группе элементов изображения, от видеопа5

10 изображения, обеспечивает запоминание адреса сборки изображения, а также инкрементирование адреса, может быть выполнен на элементах К555И,Е7.

15 Схема 103 последовательного интер35

40 резонаторе; переключатель режимов 111

45 программирует режим работы схемы 103 по55 образом, 20

30 мяти 98 и преобразует его в последовательность импульсов, может быть выполнен на микросхеме К555РУ9; регистр 100 команд и состояний может быть выполнен на микросхеме К1804ИР1; первый регистр 101 изображения обеспечивает запоминание. адреса группы элементов изображения, а также инкрементирование адреса, может быть выполнен на микросхемах К555И Е7; второй регистр 102 фейса обеспечивает вывод данных на графопостроитель и может быть выполнена на микросхеме КР581ВА1; мультиплексор 104 адреса видеопамяти обесйечивает выдачу адреса видеопамяти 98 при внешнем обращении и чтении видеомонитора, может быть выполнен на микросхеме К555КП12; счетчик

105 изображения обеспечивает формирование текущего адреса группы элементов изображения и йнкрементирование адреса, может быть выполнен на микросхемах

К555ИЕ7; счетчик 106 иэображения обеспечивает формирование текущего адреса строки изображения и инкрементирование адреса, может быть выполнен на микросхеме К555ИЕ7, Запоминающий узел 107 (синхросигналов) формирует импульсы синхронизации, может быть выполнен на микросхемах К556

Т5; запоминающий узел 108 (видеосигналов) обеспечивает управление цветом и мо>кет быть выполнен на микросхемах К556Т5, Регистр109 прерывания формируетсигнал прерывания и может быть выполнен нэ микросхемах К555ТМ2, К155ЛП8, генератор

110 тактовых импульсов представляет собой кварцевый генератор, может быть выполнен на микросхеме К531ГТ1 и следовательного интерфейса и может быть выполнен с помощью перемычек; преобразователь 112 преобразует цифровые сигналы напряжения в токовые и может быть выполнен на микросхсме К155ЛН5, транзисторах КТ361Г, транзисторах KT361I и резисторах, Предлагаемая многоканальная система сбора и регистрации работает следующим

Для регистрации аналоговых сигналов используется принцип автоматической цифровой регистрации, включающий: дискретизэцию процесса во времени с заданными параметрами дискретизации и одновремен15

1783547

16 ную фиксацию мгновенных значений электрических сигналов; измерение зафиксированных мгновенных значений сигналов и получение результатов измерений в двоичном коде; запоминание результатов измерения в буферном запоминающем устройстве (БЗУ).

Таким образом, в результате выполненной регистрации в БЗУ находится образ исследуемого процесса в виде массива мгновенных значений входных сигналов, снятых через заданные интервалы дискретизации, До начала процесса регистрации программно задаются от ЭВМ режимы регистрации в каждых из N блоков 19 управления.

Блок дешифрации 26 под воздействием управляющих сигналов машинной магистрали ввода или вывода, поступающих на шину 22 управления, дешифрирует адрес, поступлений с шины 21 адресов ЭВМ и вырабатывает сигналы выбора одного из N блоков 19 управления, Сигнал выбора разрешает работу блока дешифрации 54, находящегося в блоке 19 управления, который под воздействием управляющих сигналов ввода или вывода вырабатывает сигналы управления отдельными функциональными уМами блока 19 управления в зависимости о значений разрядов шины 21 адресов процессора, Блок задержки 61 при наличии обращения от

ЭВМ, т.е. по".тупление нэ него выходного сигнала блока дешифрации 64 или сигнала готовности устройства 16, выдает ответный сигнал обмена с процессором.по шине 25 управления с задержкой относительно сигналов обращения ввода или вывода, Блок управления 19 обеспечивает четыре программно устанавливаемых режима регистрации с неравномерной дискретизацией на трех участках регистрации; нормальный, когда регистрация производится после пр хода сигналов предварительного пуска (ПП) и пуска (П) на одном, двух или трех учасгках регистрации с программируемым числом и интервалом дискретизаций; задержанный, <огда после прихода сигналов предварите ьного пуска ПП и пуска П выполняется задержка начала регистрации, величина которой программируется, а затем регистрация входного сигнала на одном или двух участках регистрации с программируемым числом и интервалом дискретиза ций; задержанный до вторичного пуска, когда необходимая задержка регистрации заранее неизвестна; после прихода сигналов предварительиого пуска ПП и пуска П выfl0ftHsI8TcA задержкэ начала регистрации до прихода сигнала вторичного пуска (ПВ), а затем регистрация входного сигнала на одном или двух участках регистрации с программируемым числом и интервалом дискретизаций; при этом значение полученной задержки не программируется, а определяется путем чтения таймера 52 числа дискретизаций на первом участке; предпусковой, когда регистрация начи10 нается в момент прихода сигнала предварительного пуска ПП, и состоит из трех участков регистрации; предпускового и двух послепусковых и программируемых интервалом дискретиза-ции для трех участков и числом дискретизаций на двух послепусковых участках регистрации. Число дискретизаций на предпусковом участке может быть любым, в том числе превышающим количество результатов измерений, которое может уместиться в

20 устройстве 16, В этом случае пройзводится стирание самых "старых" результатов измерений и замена их новыми.

Временные диаграммы работы в этих

25 режимах приведены на фиг.4

Таймер частоты служит для программной установки частоты дискретизации на трех участках и работает в режиме делителя частоты.

Таймер числа дискретизации служит для программной устэновки числа дискретизаций на трех учасгках и величины программируемой задержки.

Запомйнающий узел(ЗУ) служитдля выдачи кода номера канала в коммутаторы 3.1, 3.2, переключающие входные аналоговые первый и второй сигналы.

Вид режима регистрации и его параметры хранятся в регистре 50 программ, двух таймерах 51,52 и втором запоминающем устройстве 56 В них записывается инфор30 мация с внутренней шины данных. Приемопередатчик 53 обеспечивает связь между шиной 20 данных ЭВМ и внутренней шиной данных. Сигналы записи в регистр и таймеры вырабатываются блоком дешифрации

35 54.

Регистр 50 программ определяет следующие параметры регистрации:

1) вид выборки аналоговых входныхсигналов: нормальная или конвейерная;

40 2) режим регистрации: задержанный, задержанный до вторичного пуска, предпусковой;

3) блочная запись в БЗУ;

4) непрерывный цикл регистрации;

45 5) вид тактирования; внутреннее или внешнее.

1783547

После программирования системы осуществляют процесс измерения и регистрации входн ых дан н ых.

Для начала работы требуются сигналы предварительного пуска ПП и пуска П для обеспечения синхронизации процесса регистрации с исследуемым процессом.

В качестве сигнала предварительного пуска используется сигнал программируемого предпуска, поступающий с выхода блока дешифрации 26 на все блоки 19 управления и подготавливающий каналы 1 регистрации к процессу регистрации или начинающий регистрацию в нредпусковых режимах.

Система обеспечивает формирование сигнала пуска четырех видов: программируемого цифрового пуска, выполняемого вручную оператором или по программе от процессора; внешнего аналогового пуска, в качестве которого используется один из входных измеряемых сигналов; внешнего цифрового пуска, в качестве которого используется один из внешних аналоговых сигналов, преобразованный в цифровую форму; внешнего вторичного пуска.

По внешнему аналоговому сигналу пуск производится в момент пересечения аналоговым сигналом программно установленного уровня запуска на положительном и/или отрицательном наклоне входного Сигнала.

Преобразователь 30, принимающий информацию с шины 20 данных, выдает на вход первого и второго компараторов 31.32 аналоговый сигнал величина которого в зависимости от входного кода на щине 20 данных программируется от предельного положительного до йредельного отрицательного значения. Входной код определяется требуемым уровнем запуска и способом запуска. На первый комрэратор

31 подается входной сигнал через согласующий усилитель 33, а на второй через инвертирующий усилитель 34, При равенстве входного аналогового сигнала и запрограммированного уровня запуска с выхода преобразователя 30 один из компараторов 31,32 формирует выходной сигнал, поступающий на входы первого и второго мультиплексоров 35,36, на которые поступают также сигналы программируемого цифрового пуска от регистра 27 способа запуска; вчешнего цифрового пуска и внешнего вторичного пуска, Компараторы 31,32 управляются двумя сигналами

НСП и ГСО. определяющими способ запуска регистрации го аналоговому сигналу.

Способ запуска программируется в регист5

50 ре 27 способа запуска, в который информация записывается с шины 20 данных через процессор по сигналу записи блока дешифрации 26.

Формирование сигнала пуска по аналоговому сигналу производится в соответствии с фиг.4 в момент пересечения аналоговым сигналом уровня запуска в нэправлечии нарастания,"когда наклон сигнала положительный (НСП) или спадания, когда наклон сигнала отрицательный (HC0), В соответствии с фиг.5 в первом случае фор-, мируется сигнал пуска П в момент tI, во втором — сигнал П "в момент тл".

По внешнему цифровому сигналу пуск так же, как и в предыдущем случае, производится в момент йересеченйя аналоговым сигналом, преобразованным в цифровой код, программно установленного уровня запуска на положительной й/или отрицательном наклоне входного сигнала.

На первые входы третьего и четвертого компараторов 41,42 поступает цифровой код с выхода преобразователя 14. На вторые входы компараторов 41,42 поступает код запрограммированного уровня запуска с выхода регистра 28 уровня запуска; на первый компаратор 41 поступает прямой код, йа второй компаратор 42 поступает инверсный код, Программирование регистра

28 уровня запуска осуществляется с и ины

20 данных по сигналу записи, вырабатывэемому блоком дешифрацйи 26.

Третий компаратор 41 выдает сигнал на выходе, когда сигнал с положительным наклоном пересекает запрограммированный уровень запуска, четвертый компаратор 42 выдает сигнал на выходе, когда сигнал с отрицательным наклоном пересекает уровень запуска. Выходные сигналы с компараторов 41,42 запоминаются в первом и втором одновибраторах 37,38 по сигналу пускового канала, указывающему, что цифровой пуск производится именно по тому каналу, информация с которого подается в данный момент на.вход компараторов 41.42, В зависимости от того, какой способ зэпуска запрограммирован в регистре 27 способа запуска (по положительному наклону, по отрицательному наклону или двунаправленный) сигнал пуска возникает с выхода первого одновибратора 37 или второго одновибратора 38 или с обоих, По внешнему вторичному пуску сигнал

55 пуска вырабатывается вторым мультиплексором 36. В зависимости от программы регистра 27 способа запуска на выхоц второго мультиплексора 36 проходит один из трех сигналов: внешнего аналогового пуска, внешнего цифрового пуска или внешнего

19

1783547

10

20

50

55 вторичного пуска, далее он проходит на все

N блоков 19 управления.

Внешний вторичный пуск используется в режиме регистрации, задержанном до вторичного пуска. Этот режим позволяет определить величину временного сдвига между двумя быстропротекающими процессами на двух каналах 1 регистрации, если задержка между ними заранее неизвестна. Например, если в канале 1,1 регистрации запрограммирован режим регистрации, нормальной по аналоговому пуску, а в канале 1.2 регистрации запрограммирован режим, задержанный до вторичного цифрового пуска, то таймер 52 числа дискретизаций блока 19.2 управления второго канала определит время сдвига канала регистрации второго канала 1.2 относительно первого 1.1.

Триггер 78 (предпуска) (фиг.2) воспринимает сигнал предпуска ПП с выхода блока дешифрации 26.

Триггер 79 пуска воспринимает сигнал пуска П с выхода мультиплексора 35; триггер 82 вторичного пуска воспринимает сиг- 25 нал ПВ с выхода второго мультиплексора 36.

Сброс триггеров 78,79,82 осуществляется по сигналу выполнения общего числа дискретизаций на всех участках регистрации—

KC (конец счета). Рассмотрим различные режимы регистрации.

В нормальном режиме регистрации предусматривается возможность работы с различным интервалом дискретизации на трех участках регистрации. В этом случае в 35 трехканальном таймере 52 программируется общее число дискретизаций на всех трех участках регистрации, число дискретизаций на первом участке и число дискретизаций на втором участке регистрации. В таймере 51 40 частоты, все три канала которого работаютв режиме делителей частоты, программируются интервалы дискретизаций на первом, втором и третьем участках регистрации, На выходе регистра 50 программ в 45 нормальном режиме регистрации сигналы признаков задержанного режима и предпускового устанавлис аются в нулевое состояние, Работа начиня тся с прихода импульса предварительного пуска ПП на вход установки триггера 78 предпуска, с выхода которого сигнал поступает на информационный вход четвертого триггера 79 пуска. По приходе импульса пуска сигнал с выхода триггера 79 пуска поступает на триггер 80 счета и устанавливает его в единичное состояние, Сигнал С4 с прямого выхода триггера 80 счета проход т через элемент 69 И-ИЛИ и поступает на ьхол Р01 разрешения первого канала таймера 52 числа дискретизаций, разрешая его работу. Этот же сигнал С4 проходит через элемент 84 И, через элемент

68 И-ИЛИ и поступает на вход Р02 разреше, ния первого канала таймера 51 частоты, разрешая его работу, В качестве тактовых импульсов Т02 таймера частоты используются импульсы с выхода мультиплексора 62, который пропускает либо внутренние тактовые импульсы ТИ от генератора 45 тактовых импульсов, либо внешние тактовые импульсы по шине 23 внешнего тактирования в зависимости от вида тактирования, запрограммированного в регистре 50 программ, Внешнее тактирование используется для привязки моментов дискретивации аналоговых сигналов или запоминания цифровых сигналов к внешнему опорному сигналу, На выходе первого канала таймера 51 частоты появляются импульсы дискретизации с интервалом ИДА, который определяется коэффициентом деления запрограммированным в первом канале. они проходят через элемент 76 ИЛИ и в качестве тактовых импульсов Т01 поступают на вход первого ка-. нала таймера 52 числа дискретизаций, а с его выхода проходят в качестве тактовых импульсов Т11 на второй канал таймера 52 числа дискретизаций для первого участка регистрации, После того, как второй канал этого счетчика сосчитает запрограммированное число дискретизаций на первом участке, на выходе этого канала возникает сигнал, который проходит через лемент 70 И-ИЛИ-НЕ. Выходной сигнал ее КНА проходит на вход элемента 84 И, нулевой выходной сигнал которой поступает на вход элемента 68 ИИЛИ, выходной нулевой сигнал последней запрещает работу-первого канала таймера

51 частоты и импульсы дискретизации ИДА прекращаются.

Со второго выхода элемента 70 И-ИЛИ-.

НЕ единичный сигнал поступает на вход элемента 65 И-ИЛИ, выходной сигнал кото.рой устанавливает триггер 74 в единичное состояние, разрешая тем самым работу второго канала таймера 51 частоты и третьего канала таймера 52 числа дискретизации. На выходе второго канала таймера 51 частоты появляются импульсы дискретизации ИДБ, частота которых эапрсграммирована в этом канале, Импульсы И,06, пройдя через элеМент 76 ИЛИ, поступ. ют в качестве тактовых импульсов Т01 ня вход первого канала таймера 52 числа ди<.кретизаций, который продолжает счет, а также непосредственно с выхода второго канала таймера 51 частоты они поступают в каче .тве тактовых импульсов Т21 на третий канал таймера 52 числа

1783547

22 дискретизаций для второго участка регистрации, После того, как таймер 52 числа дискретизаций отсчитывает запрограммированное число дискретизаций на втором участке, на его третьем выходе появляется 5 сигнал КНБ, который пройдя через элемент

75 И, поступает как сигнал разрешения Р22 на вход третьего канала таймера 51 частоты и сбрасывает триггер 74, запрещая работу третьего канала таймера 52 числа дискрети- 10 заций и второго канала таймера 51 частоты.

Импульсы ИДБ прекращаются, а на выходе третьего канала таймера 51 частоты появляются импульсы ИДВ, частота которых определяется запрограммированным в этом 15 канале коэффициентом деления. Импульсы

ИДВ, пройдя через элемент 76 ИЛИ, поступают на вход первого каанала таймера 52 числа дискретизации в, качестве тактовых импульсов Ò01. 20

После того как таймер 52 числа дискретизаций отсчитает запрограммированное общее число дискретизаций на всех трех участках, на его первом выходе появляется сигнал, который, пройдя через элемент 71 25

И, в случае отсутствия сигнала непрерывного цикла регистрации с выхода регистра 50 программ сбрасывает триггеры 79, 78 предпуска, пуска и триггер 80 счета.

В случае; если в регистре 50 программы 30 запрограммирован задержанный режим (единичный сигнал признака задержанного режима), работа таймера 51 частоты и второто и третьего каналов таймера 52 числа дискретизаций аналогично описанной 35 выше, но первый канал таймера 52 числа дискретизаций используется для программирования величины задержки и начинает работать по выходному сигналу на триггер.

80 счета, а элемент 70 И вЂ” ИЛИ-НЕ, который 4О проходит через элемент 69 И-ИЛИ и разрешает работу nepeoro канала таймера 52 числа дискретизаций, В задержанном режиме регистрации 45 после прихода сигналов П,.ПП выполняется задержка начала регистрации, а по ее окончании регистрация " запрограммированными числом дискретизаций и частотой дискретизаций. Импульсы дискретизации 50

ИДА, формируемые на интервале задержки, не вызывают дискретизацию входного сигнала, а используются только для формиро-вания определенной длительности участка задержки. Последующие импульсы дискре- 55 тизации вызывают измерение входного сигнала.

Временные диаграммы работы в нормальном и задержачном режимах регистрации приведены на фиг,6.

Режим задержанный до вторичного пуска отличается" от задержанного режима тем, что в этом режиме выходной сигнал элемента 70 И-ИЛИ-НЕ формируется не из сигнала с выхода второго канала таймера 52 числа дискретизаций,а определяется сигналом вторичного пуска ПВ, который поступает на триггер 82 вторичного пуска, а с его выхода на вход элемента 70 И вЂ” ИЛИ-НЕ, В результате первый канал таймера 52 числа дискретизаций считает импульсы дискретизации ИДА до прихода сигйала вторичного пуска, rio которому начинается .регистрация.

Величина задержки йачала регистрации определяется путем чтения выходного кода таймера 52 числа дискретизаций.-Временная диаграмма этого режима приведена на фиг.7.

В предпусковом режиме, когда на выходе регистра 50 программ сигнал признака предпускового режима единичный или единичный сигнал признака внешнего цифрового пуска, таймер 51 частоты начинает работать по поступлению сигнала предварительного пуска ПП. Сигналы признаков режима проходя г через элемент 63 ИЛИ на один вход элемента 68 И-ИЛИ, сигнал предварительного пуска с выхода триггера 78 предпуска поступает на элемент 83 И и на другой вход элемента 68 И-ИЛИ, выходной сигнал которой разрешает работу первого канала таймера 51 частоты. Снимается разрешение после юявления на выходе триггера 80 счета сигнала СЧ, т.е, по приходу сигнала пуска П.

Первый канал таймера 52 числа дискре- тизаций начинает работать по сигналу СЧ.

Второй канал этого таймера для числа дискретизаций на первом участке в этом режиме не работает вообще, т.к. дискретизация на первом участке используется как предпусковая, где число дискретизаций не программируется. По выходному сигналу СЧ триггера 80 счета, который проходит через элемент 65 И-ИРИ, триггер 74 устанавливается в единичное состояние и разрешает работу третьего канала таймера 52 числа дискретизаций и второго канала таймера 51 частоты. Дальше рабста происходит аналогично описанной в предыдущем режиме, Временная диаграмма в предпусковом режиме приведена на фиг.8.

Импульсы дискретлзации с различными скоростями поступают с выхода элемента 76

ИЛИ на вход. элемента 77 И.

На второй вход этого элемента поступа-. ет сигнал с выхода элемента 64 ИЛИ, который разрешает прохождение импульсов диСкретизации через .>лемент 77 И нэ эле23

1783547

10

25

40

50

55 мент 86 ИЛИ для формирования сигналов запуска ЗП преобразователя 14. На вход элемента 64 ИЛИ поступает сигнал внешнего цифрового запуска с выхода регистра 50 программ и сигнал с выхода триггера 81 регистрации, который определяет время регистрации, т.е. время в течение которого производится запись результатов измерений в устройстве 16. Триггер 81 регистрации устанавливается в зависимости от выбранного режима регистрами" одиим из сигналов, подаваемых на вход мультиплексора

66. В нормальном режиме регистрации это сигнал пуска, в задержанном — сигнал КС конца счета числа дискретизаций со скоростью ИДД; в задержанном по вторичному пуску — сигнал вторичного пуска, в предпусковом режиме — сигнал предварительного пуска. Триггер 81 регистрации сбрасывается сигналом готовности Г2 устройства 16 после регистрации последнего измерения, сигнал сброса формируется элементом 91

И.

Сигналы ЗП преобразователя 14 существуют на выходе в течение единичного состояния триггера 81 регистрации, а в случае цифрового запуска ЗП АЦП появляются сразу по сигналу предварительного пуска, а заканчиваются по сбросу триггера 81 регистрации.

На каждый сигнал ЗП приходит сигнал готовности с преобразователя 14 Г1, поступающий на синхровход триггера 89, который вырабатывает выходной сигнал, который проходит через элемент 92 ИЛИ и с ее выхода на вход записи в устройство

16 — ЗБП. Сигнал с выхода триггера 89 как сигнал СЧ инкрементирует счетчик 18 адреса. Сброс триггера 89 производится сигналом готовности с устройства 16.

Блок.19 управления выдает сигналы управления первым, вторым и третьим коммутаторами 3.1, 3.2, 6, номера каналов первого и второго коммутаторов 3.1, 3,2, сигналы управления YBX 2;1, 2.2 и диапазоны измерения преобразователя 14..

Диапазоны измерения преобразователя 14 ДП передаются при программировании с внутренних шин данных через вентили 57 и записываются в регистр 11 диапазона, обеспечивающий управление коммутатором 10 диапазона, который переключает операционные цепи усилителя 9. В результате обеспечивается программное переключение коэффициентов передачи этого усилителя; операционные цепи которого выполнены на точных резисторах делителя сопротивлений 9.

При программировании в запоминающий узел 56 с внутренних шин данных эаписывается последовательность слов, каждое из которых включает в себя код номера канала, признак пускового канала и на последнем канале в цикле признак конца цикла.

Такимобразом, цикл может быть сформирован из любого количества и любой последовательности номеров каналов первого и второго коммутаторов 3.1, 3.2. Адрес ячеек запоминающего узла 56 при программировании записываются в счетчик 65 адреса с шины 21 адресов по сигналу. блока дешифрации 54.

При- регистрации происходит считывание слов из узла 56, начиная с нулевого адреса. Начальный сброс счетчика 55 адреса производится сигналом выхода мультиплексора 56. поступающему на первый вход элемента 85 ИЛИ, а сброс счетчика в начале каждого цикла — сигналом с выхода элемента 77 И, поступающему на второй вход элемента 85 ИЛИ, выходной сигнал которого сбрасывает счетчик 55 адреса. Дальнейшее переключение адресов внутри цикла производится путем инкрементирования счетчика

55 адреса сигналом готовности преобразователя 14-Г1, Код номера канала с выхода узла 56 поступает на одну группу входов мультиплексора 58, с выхода которого код номера канала поступает на адресные входы первого и второго коммутаторов 3,1, 3;2, Мультиплексор 58 предлагает код номера канала первого и второго коммутаторов 3.1, 3,2 с выхода узла 56 в процессе регистрации, а в процессе программирования передает код . номера канала с внутренних шин данных. одновременно с передачей диапазонов измерения преобразователя 14. Сигнал при- . знака пускового канала ПК, который указывает, что внешний цифровой пуск производится именно на этом канале, с выхода узла 56 поступает на первый и второй одновибраторы 37,38 (пуска). Сигналы управления первым и вторым устройствами 2 1, 2.2 и коммутаторами 3.1, 3.2 снимаются с выхода мультиплексора 73 — У1, У2, PXI, РХ2, Для уменьшения динамической погрешности при регистрации аналоговых входных сигналов возможно использование конвейерной выборки устройств 2.1, 2.2 °

Все аналоговые входы каждого блока

1,М измерения аналоговых сигналов разбиты на две группы.

Первая и вторая группы 4,5 аналоговых входов содержат по восемь каналов каждая.

Фиксация мгновенных значений производится установленными на входе каждого канала устройств 2.1, 2.2. Два многоканальных устройства 2.1, 2,2 представляют собой многоканальные устройства, каждое иэ которых

1783547 состоит из восьми УВХ и управляется раздельными сигналами разрешения хранения

РХ1 и РХ2; при подаче на входы устройств

2.1, 2.2 сигнала РХ1 или РХ2 обеспечивается запоминание мгновенного значения измеряемого сигнала соответствующими устройствами 2.1, 2.2. Два коммутатора 3.1, 3.2 с объединенными выходами подключают на вход преобразователя 14 аналоговые сигналы, зафиксированные в устройствах 2,1, 2.2.

При работе с нормальной выборкой 16 измеряемых входных сигналов подключаются на вход каждого из восьми каналов устройств 2.1, 2.2 на управляющие входы устройств 2.1, 2.2 подаются управляющие сигналы РХ1 = РХ2 = О, разрешающие перевод обоих устройств 2.1, 2.2 в режим хранения; они формируются из выходного сигнала триггера 88 измерения. В нормальном режиме выборки сигнал признака конвейерной выборки с выхода регистра 50 программ равен нулю и с выхода мультиплексора 73 на управляющие входы коммутаторов 3.1, 3.2 подаются сигналы в соответствии с условием У1 = У2. После перевода обоих устройств 2,3 в режим хракения производится последовательное измерение входных сигналов по всем каналам, коммутируемым первым и вторым коммутаторами 3,1, 3.2 в течение 16 циклов преобразования. После измеренеия rio всем каналам оба YBX переводятся в режим выборки путем установки сигналов РХ1 = РХ2= 1.. При конвейерной выработке две группы аналоговых входов 4,5 объединяются, каждый датчик измеряемого сигнала подключается на входы двух устройств 2,1, 2,2.

Управляющие сигналы устройств 2;1, 2.2 взаимоинверсные PX1 = PX2, а управляющие сигналы первого и второго коммутаторов 3.1, 3,2 и У2 изменяются в соответствии с сигналами РХ1 и РХ2 и находятся также в противофазе, т.е. коммутаторы 3,1, 3.2 выбираются поочередно, . В результате в момент фиксации значений входных сигналов один из устройств

2.1, 2.2 переходит в режим хранения, а другой в режим выборки. Выходы устройства

2.1 или устройства 2.2, который находится в режиме хранения последовательно опрашиваются соответствующим коммутатором

3.1, 3.2 и измеряются преобразователем 14 в течение восьм циклов преобразования.

После окончания измерения может быть произведена фиксация следующих значений входных сигналов по этим же каналам, т.е. время выборки устройств 2.1, 2.2 исключается из времени измерения входного сигнала, В конвейерном режиме выборки сигнал признака конвейерного режима с выхода регистра 50 программ — единичный, Сигналы управления первым и вторым коммутато5 рами 3,1, 3,2, а также устройствами 2.1, 2.2 в этом режиме формируются триггером 87 из сигнала СНХ с выхода элемента 77 И и выходного сигнала триггера 88 измерения.

Запуск преобразователя 14 независимо

10 от режима работы формируется по его сигналам готовности, что увеличивает быстродействие системы, Первый сигнал ЗП запуска преобразователя 14 в цикле представляет собой сигнал импульсов дискретиt5 зации СНХ, последующие сигналы ЗП внутри цикла формируются из сигнала готовности преобразователя 14 Г1, который поступает на вход элемента И 90, на другой вход этого элемента поступает сигнал с вы20 хода триггера 88, который устанавливается в единичное состояние сигналом СНХ с вы- . хода элемента 77 И, а сбрасывается сигналом готовности устройства 16 на последнем канале цикла, т.е. когда узел 56 выдает си>25 нал конца цикла КЦ. С выхода элемента 90

И сигнал проходит через элемент 86 ИЛИ, на второй вход которого поступает сигнал

СНХ, Выходной сигнал элемента 86 ИЛИ бсуществляет запуска преобразователя 14, 30 Формирование сигналов ЗП из сигналов Г1 в течение цикла увеличивает быстродействие, т,е, происходит параллельно запись результата измерения в устройстве

16 и измерение следующего значения вход35 ного сигнала с преобразователя 14.

Временная диаграмма описанных сигналов приведена на фиг.9,.

Блока 19 управления кроме режима регистрации записи результатов измерения в

49 устройство 16 непосредственно от преобра-зователя 14 обеспечивает запись и чтение от 3ВМ, обращаясь к нему как к регистру по сигналам ЗБП и ЧБП. Формирование этих сигналов записи и чтения производится с

45 помощью триггера 59. Сигнал записи поступает с первого синхровхода триггера 59 на вход элемента 92 ИЛИ, а сигнал чтения на вход элемента 94 ИЛИ, а с выходов на соответствующие входы устройства 16, Кроме

50 того на выходе триггера 59 формируется сигнал запрета ответа при появлении сигналов ЗБП и ЧБП, ответ в этом режиме должен появиться толькао после окончания этих сигналов, Сигнал с выхода триггера 59 по55 ступает на вход элемента 93 ИЛИ; а с его выхода на блока задержки 61, как разрешающий сигнал.

Блок 19 управления обеспечивает режим чтения преобразователя 14 пп сигналу с выхода блока дешифрации 54, при этом

1783547

28 одновибратор 60 выдает сигнал записи в устройство 16, затем чтения в устройство 16 и сигнал запрета, поступающий на второй вход элемента 93 ИЛИ, при записи в устройство 16. Сигнал записи поступает на вход элемента 92 ИЛИ, а чтения на вход элемента

94 ИЛИ.

Таким образом, обеспечивается возможность записи в устройство 16 не только результатов измерения с преобразователя

14, но и записи данных; хранящихся в памяти ЭВМ, например, результатов обработки измерений.

Выдача адреса в устройство 16:предусмотрена от счетчика 18 адреса. Адрес B него записывается с шины 20 данных при обращении к нему как к региструи по сигналу блока дешифрации 54, что не ограничивает зону адресации и следовательно объем устройства 16. Предусматривается возможность использования оставшейся свободной части устройства 16 для хранения результатов следующей серии измерений или как указывалось, данных от ЭВМ, например, результатов обработки. Для этоto в регистр 50 программы записывается режим "Блочная запись", который запрещает сброс счетчика 18 адреса по сигналу предварительного пуска очередной серии измерений и осуществляется их запись в оставшуюся свободную часть памяти.

Сигнал сброса счетчика 18 адреса вырабатывается одновибратором 72 по сигналу предварительного пуска и в режиме блоч-. ной записи он запрещается;

Если производится запись данных

ЭВМ, адрес с выхода счетчика 18 адреса, может быть ЭВМ прочитан и произведена запись с начального адреса свободной зоны памяти. Адрес с выхода счетчика 18 адреса выходит на шину 20 данных при наличии управляющего сигнала с выхода блока дешифрации 54.

После записи измеренной входной аналоговой или цифровой информации производится ее чтение в программном обмене с

ЭВМ. Кроме того, предусмотрена работа в режиме прерывания — по инициативе самого устройства с выдачей сигнала в ЭВМ по шине 24 прерываний.

Возможны два вида прерываний: прерывание по концу цикла коммутации на выбранной группе каналов; сигналом прерывания является выходной сигнал узла

56 — КЦ; прерывание по концу запрограммированного числа дискретизации; сигналом прерывания является сигнал конца счета.

Система обеспечивает регистрацию в . устройство 16 как аналоговых; так и цифровых входных сигналов, образующих группу дискретных входов 17.1-17.M по числу каналов 1 регистрации. Эти входы подключаются непосредственно к устройству 16, 5. занимая часть его обьема. Регистрация и чтение их производится одновременно с аналоговММи входными сигналами по тем же сигналам записи и чтения, поступающим из блока 19 управления, 10 Имеющийся в системе источник контрольного сигнала позволяет проводить тестирование, необходимое для проверки работоспособности всех каналов без выполнения ручных переключений контрольного

15 сигнала. Источник контрольного сигнала выполнен на преобразователе 44, управляемом от регистра 29 контрольного сигнала.

Уровень контрольного сигнала в регистр 29 контрольного сигнала записывается с шины

20 20 данных ЭВМ под действием управляю- щего сигнала блока дешифрации 26. Преобразователь 44 может выдавать контрольный сигнал не только в виде постоянного уровня, но и линейно нарастающего напряжения, В

25 последнем случае регистр 29 контрольного сигнала работает в режйме счетчика, на один из входой которого подаются тактовые импульсы генератора 45 тактовых импульсов. Контрольный сигнал с выхода преобра30 эователя 44 подается на второй вход коммутатора 6 каждого канала 1 регистрации. Под воздействием управляющего сигнала; поступающего из блока 19 управления с выхода регистра 50 программ, третий ком35 мутатор 6 подключает контрольный. сигнал на входе преобразователя 14 и в устройстве t 6 фиксируется значение контрольного сигнала.

При обработке кода контрольного сиг40 нала определяется составляющие погрешности и их максимальные значения сравниваатся с допускаемыми значениями . и определяется работоспособность системы; по каналам, 45 В системе предусмотрен вывод информационного массива в виде таблиц или графиков на экран видеомонитора или на графопостроитель с использованием блока

46 отображения (фиг.3), Блок дешифрации

50 26 при соответствующем адресе на шине 21 адресов ЭВМ и наличии управляющих сигналов вырабатывает сигнал выбора блока 46 отображения, который разрешает работу блока дешифрации 95.

55 Блок дешифрации 95 под воздействием управляющих сигналов ввода или вывода, а также восьми последовательностей тактовых импульсов с выхода распределителя фаз 96 вырабатывает сигналы управления отдельными функциональными узлами и в зависи29

1783547

30 5

15

30

45

50 мости от значений кода адреса шины 21 адресов ЭВМ и выдает ответный сигнал обмена с ЭВМ по шине 25 управления с задержкой относительно сигналов обращения ввода или вывода. Распределитель 96 фаз обеспечивает формирование восьми последовательностей тактовых импульсов, последовательно сдвинутых относительно друг друга, входным сигналом для него являются тактовые импульсы второго генератора 110.

При отсутствии обращения к видеопамяти 98 со стороны ЭВМ происходит автоматическое чтение данных из видеопамяти по адресу, который выдает мультиплексор

104. При автоматическом чтении видеопамяти 98 мультиплексор 104 выдает адрес, определяемый содержимым первого и второго счетчиков 105, 106 иэображения, Пер-. вый счетчик 105 изображения представляет собой счетчик группы элементов иэображения, обеспечивающий формирование текущего адреса группы элементов изображения, инкрементирование этого счетчика осуществляется от последовательности импульсов распределителя 96 фаз.

Второй счетчик 106 строк изображения обеспечивает формирование текущего адреса строки изображения, инкрементирование его осуществляется выходным сигналом узла 107 синхросигналов, представляющим собой строчный гасящий импульс, При обращении к видеопамяти 98 от

ЭВМ запись данных производится с внутренней шины данных по управляющему сиг-. налу блока дешифрации 95. Внутренняя шина данных связана с шиной 20 данных

ЭВМ через приемопередатчик 97. При этом режим автоматического чтения, прерывается и запись данных в видеопамять 98 или чтение из нее происходит по адресам, поступающим на второй вход мультиплексора

104 и определяемым содержимым первого и второго регистров 101,102 изображения.

Первый регистр 101 изображения представляет собой регистр/счетчик адреса группы элементов изображения, обеспечивающий запоминание адреса группы элементов, поступающего с внутренней шины данных по сигналу блока дешифрации 95, второй регистр 102 изображения представляет собой регистр/счетчик адресе строки изображения, обеспечивающий запоминание адреса строки изображения, поступающего с внутренней шины данных по сигналу блока дешифрации 95, первый и второй регистры

101,102 изображения могут инкрементироваться в определенном режиме в зависимости от кода„записанного в регистре 100 команд и состоян «л, по его выходным сигналам.

Переключение адресов мультиплексором 104 в режиме автоматического чтения и обращения от ЭВМ производится группой управляющих сигналов блока дешифрации

95. В автоматическом режиме чтения видеопамяти 98 производится фиксация ее данных в сдвиговом регистре 99 по сигналу блока дешифрации 95. Преобразование параллельного кода в последовательный осуществляется сдвиговым регистром 99 под воздействием последовательности тактовых импульсов с выхода распределителя 96 фаэ. Последовательность импульсов с выхода сдвигового регистра 99 представляет собой видеосигналы, которые через узел 108, видеосигналов, обеспечивающее формирование сигналов управления лучами видеомонитора, проходят на видеомонитор через первую группу выходов 47.

Узел 107 синхросигналов обеспечивает формирование строчных и кадровых им-. пульсов синхронизации, которые с его выхода также проходят на видеомонитор через первую группу выходов 47. Выходной сигнал этого формирователя — сигнал гашения видеосигнала, представляющий собой дизьюнкцию сигналов строчного гасящего импульса и кадрового гасящего импульса, управляет регистром 100 команд и состояний и узлом 108, он также проходит на вход регистра 109 прерываний, а с.его выхода на шину 24 прерываний при наличии разрешения прерывания регистра 100 команд и состоянйй. Схема 103 последовательного интерфейса обеспечивает вывод данных на графопостроитель по каналу связи с ИРПС через преобразователь 112, преобразующий цифровые сигналы напряжения в токовые сигналы, Cего выхода они проходят на графопостроитель через вторую группу выходов 48, Тактовые импульсы поступают на схему 103 последовательного интерфейса с выхода второго генератора 110. Переключатель режимов 111 с помощью перемычек обеспечивает установку необходимых режимов передачи схемы 103 последовательного интерфейса.

Формула изобретения

Многоканальная система сбора и регистрации измеригельной информации, содержащая генератор тактовых импульсов, блок дешифрации, два мультиплексора, первый компаратор, два одновибратора, блок отображения и N каналов регистрации (где N — число групп аналоговых и дискретных входов), каждый из.которых содержит аналого-цифровой преобразователь, буферное запоминающее устройство, счетчи.; адреса, блок коммутации. блок упра".пения и программный усилитель. причем адресные

1783547

32 входы буферного запоминающего устройства подключены к выходам счетчика адреса, отличающаяся тем, что, с целью расширения функциональных возможностей; уменьшения динамической погрешности, повышения быстродействия и надежности при регистрации аналоговых сигналов, в нее введены три компаратора, согласующий и инвертирующий усилители, два цифроаналоговых преобразователя, регистр способа запуска, регистр уровня запуска, регистр контрольного сигнала и блок элементов НЕ, а в каждый из N каналов регистрации введены два устройства выборки-хранения, три коммутатора, при этом в каждом канале регистрации первая и вторая группы аналоговых входов подключены соответственно к информационным входам первого и второго устройств выборки-хранения, выходы которых соединены с информационными входами соответственно первого и второго коммутаторов, выходы которых соединены между собой и подключены к первому информационному входу третьего коммутатора, выход которого соединен с информационным входом программируемого усилителя, выход которого соединен с информационным входом аналого-цифрового преобразователя, информационный выход которого соединен с информационным входом блока коммутации и первым информационным входом буферного запоминающего устройства, второй информационный вход которого подключен к группе дискретных входов канала регистрации, информационный входвыход буферного запоминающего устройства соединен с информационным входом и выходом счетчика адреса и группой входов-выходов блока управления, первая группа входов которого соединена с адресным входом канала регистрации, вторая группа входов блока управления соединена с первой группой управляющих входов . канала регистрации, первый вход блока управления соединен с входом внешнего тактирования .канала регистрации, второй и третий входы блока управления соединены

Ф с выходами готовности соответственно ана, лого-цифрового преобразователя и буферного запоминающего устройства, первая группа выходов. блока управления соединена с выходом прерываний канала регистрации, вторая группа выходов блока управления соединена с управляющим входом программируемого,усилителя, вход записи которого соединен первым выходом блока управления, третья группа выходов которого соединена с адресными входами первого и второго коммутаторов, второй и третий выходы блока управления соединены с управляющими входами соответственно первого и второго устройств выборки-хранения, 5 четвертый, пятый, шестой, седьмой, восьмой и девятый выходы блока управления соединены соответственно с входами разрешения первого, второго, третьего коммутаторов, с входом пуска аналого-цифрового

1.0 преобразователя, входами записи и чтения буферного зайоминающего устройства, десятый, одиннадцатый, двенадцатый и тринадцатый выходы блока управления соединены соответственно с входами запи15 си, чтения, счета и установки счетчика адреса, четвертый вход блока управления 1-ro канала регистрации (! = 1,N) соединен.с l-м выходом блока дешифрации, И+1-й, N+2-й, M+3-й выходы блока дешифрации соедине20 ны соответственно с входами записи регистра способа запуска, регистра уровня запуска и регистра контрольного сигнала, информацйонные входы которых соединены с информационными входами первого

25 цифроаналогового преобразователя, с соединенными между собой группами входоввыходов блока управления N каналов регистрации и являются шиной данных системы, 30 первые информационные входы первого и второго компараторов соединены с выходом первого цифроаналогового преобразователя, второй информационный вход первого компаратора соединен с выхо35 дом согласующего усилителя, второй информационный вход второго компаратора соединен с выходом инвертирующего усилителя, входы согласующего и инвертирующего усилителей соединены с одним из

40 аналоговых входов одного из каналов регистрации, первая группа входов блока дешифрации соединена с соединенными между собой адресными входами N каналов регистрации и является шиной адреса сис45 темы, вторая группа входов блока дешифрации соединена с соединенными между собой первыми группами управляющих входов N каналов регистрации и является шиной управления системы, первый и второй

50 выходы регистра способа запуска соединены с управляющими входами соответственно первого и второго компараторов, выходы первого и второго компараторов соединены с первым и вторым информационными вхо55 дами первого и второго мультиплексоров, адресные входы первого и второго мультиплексоров соединены с третьим и четвертым выходами регистра способа запуска, пятый и шестой выходы регистра способа запуска соединены с входами сброса перво34

1783547.

33 го и второго одновибраторов, выходы которых соединены с третьим и четвертым информационными входами первого и второго мультиплексоров, пятый информационный . вход первого мультиплексора соединен с 5 шиной внешнего пуска системы, пятый информационный вход второго мультиплексора соединен с шиной внешнего вторичного пуска системы, шестой информационный вход первого 10 мультиплексора соединен с N+4-м выходом первого блока дешифрации, N+5-й выход которого соединен с пятыми входами блоков управления и каналов регистрации, выходы первого и второго мультиплексоров 15 соединены с шестыми и седьмыми входами блоков управления N каналов регистрации, информационные входы первого и второго. одновибрэторов соединены с выходами третьего и четвертого компараторов, третьи 20 синхровходы одновибрзторов соединены между собой и с четырнадцатыми выходами блоков управления N канзлов регистрации, первые группы входов третьего и четвертого компараторов соединены между собой вы- 25 ходами блоков коммутации и каналов регистрации, вторая группа входов третьего компараторз соединена с выходами регистра уровня запуска и группой входов блока элементов НЕ, выходы которого соединены 30 с второй группой входов четвертого компаратора, выходы регистра контрольного сигнала соединены с входами второго цифроаналогового преобразователя, выход которого соединен с информационными 35 входами третьих коммутаторов N каналов регистрации, счетный вход регистра контрольного сигнала соединен с выходом генератора тактовых импульсов и с восьмыми входами блоков управления N каналов регистрации, группа информационных входов-выходов блока отображения соединена с шиной данных системы, группа адресных входов блока отображения соединена с шиной адресов системы, группа управляющих входов блока отображения соединена с шиной управления системы, управляющий вход блока отображения соединен с И+6-м выходом блока дешифрации, первая группа выходов блока отображения соединена с выходами прерываний Й каналов регистрации и с шиной прерываний системы, первый выход блока отображения соединен с пятнадцатыми выходами блоков управления N каналов регистрации и является управляющим входом системы, вторая и третья группы выходов блока отображения являются соответственно выходомдля подключения к видеомонитору системы и выходом для подключения к графопостроителю системы, первая и вторая группы аналоговыхи группа дискретных входов N каналов регистрации являются соответственно 2N группами аналоговых и Й группами дискретных входов системы, входы внешнего тактирования N . групп каналов регистрации соединены между собой и подключены к входу внешнего тзктирования системы, управляющие входы блоков коммутации N каналов регистрации являются вторыми группами управляющих входов N каналов регистрации.

1783547

1783547

1783547

Зцдерэсаннь!ч Режим

nn г

Ъ цдероконный режим Во Ьгпоричного пуска

ПЛ!

1 инт у6о рьъслроуш

ОреВпус ее8пи режци пп

Б

l юи)пер&а юр anvcpea d Рог . + фag, 1

РО

fl8

Р02

ПП

П

С9

РО2

ИДА

Р» кнл

И2

Щб

Я2Г ко

РЯ

ИД8 кс

РО/

9А.

РИ

АН

РУ..

Р21, КН5

Р2Я

P0f

1783547 è согнал

Фиг. б

Vu/. f.

eoppi anouaic7 режим . регистрации

3 0держакный режим

perucmpagpu

1783547 пп Л

Л

МГ кс

PE/ б (l2

НКО-НК2

Htc3

КЦ

У1

У2 .

Рх1 рх2

g.

УЯ

Ра

1 !

НОРМОЛ ЬНЬ и

Режим 8 bopNcl

Хрд на н е кОм8еберный резк м Виктори

Хрлианц

М йол д

Редактор Q.Còåíèíà

Заказ 4518 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб„4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101

Р02

NQ

024

КН6

Р22

Р

CHX

3/7 .Н

359

Составитель А.Сошкин

Техред M,Ìoðãåíòàë . Корректор Н,Бучок