Устройство для сопряжения цвм с внешними устройствами

 

Изобретение относится к автоматике и вычислительной технике, в частности к техническим средствам сбора и обработки информации , и может быть использовано для организации диалогового режима обмена информацией в системах коллективного пользования вычислительными ресурсами, мультипрограммных вычислительных системах , системах и классах для автоматизированного обучения и контроля знаний. Целью изобретения является повышение быстродействия . Устройство содержит блок управления , блок связи с ЦВМ, входной блок связи с внешними устройствами, выходной блок связи с внешними устройствами, шесть элементов ИЛИ, два дешифратора, регистр, маркерный регистр, регистр адреса, два сдвиговых регистра, два триггера, два генератора импульсов, три группы элементов И, элемент запрета, два элемента И. шесть элементов задержки. 3 з.п.ф-лы, 5 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я)й 0 01 F 13/00

ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ

ВЕДОМСТВО СССР (ГОСПАТЕНТ СССР) ОПИСАНИЕ ИЗОБРЕТЕНИ

К АВТО PC КОМУ С ВИДЕТЕЛ ЬСТВУ (21) 4710167/24 (22) 26,06.89 . (46) 30,12.92. Бюл, ¹ 48 (71) Киевский политехнический институт им.50-летия Великой Октябрьской социалистической революции (72) В,И.Корнейчук, О.В.Журавлев, А.Г.Езикян и А.И.Костюк (56) Авторское свидетельство СССР

¹ 596938, кл. 6 06 F 13/00; 1978.

Авторское свидетельство СССР

¹ 913361, кл, G 06 F 13/00, 1982. (54) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ

ЦВМ С ВНЕШНИМИ УСТРОЙСТВАМИ (57) Изобретение относится к автоматике и вычислительной технике, в частности к техническим средствам сбора и обработки инИзобретение относится к области автоматики и вычислительной техники, в частности к техническим средствам сбора и обработки информации, и может быть использовано для организации диалогового режима обмена информацией в системах коллективного пользования вычислитель- ,ными ресурсами, мультипрограммных вычислительных системах, системах и классах для автоматизированного обучения и конт.роля знаний.

Целью изобретения является повышение быстродействия.

На фиг.1 представлена структурная схе-. ма устройства, на фиг.2 — структурная схема входного блока связи с внешними устройствами, на фиг.3 — структурная схема блока связи с ЦВМ, на фиг.4 — структурная схема выходного блока связи с внешними устрой,»5U„» 178484О А1 формации, и может быть использовано для организации диалогового режима обмена информацией в системах коллективного пользования вычислительными ресурсами, мультипрограммных вычислительных системах, системах и классах для автоматизированного обучения и контроля знаний. Целью изобретения является повышение быстродействия, Устройство содержит блок управления, блок связи с ЦВМ, входной блок связи с внешними устройствами, выходной: блок связи с внешними устройствами, шесть элементов ИЛИ, два дешифратора, регистр, маркерный регистр, регистр адреса, два сдвиговых регистра, два триггера, два генератора импульсов, три группы элементов И,, элемент запрета, два элемента И, шесть элементов задержки, 3 з.п.ф-лы, 5 ил. ствами, на фиг.5 — структурная схема блока управления.

Устройство содержит (фиг.1) входной блок связи с внешними устройствами, адрес группы адресных входов 2, группу информационных входов 3, дешифратор 4, регистр 5, триггер 6, элемент задержки 7 элемент ИЛИ

8, группу элементов И 9Л (I=1.0), где n — число подключаемых BY, группу выходов 10, группу входов 11, сдвиговый регистр 12, элемент запрета 13, блок 14 управления, элемент И

15, генератор 16 импульсов, элемент ИЛИ

17, элемент задержки 18, вход 19, элемент

ИЛИ 20, маркерный регистр 21, элемент задержки 22, блок связи 23 с ЦВМ, группу адресных входов 24, группу управляющих входов 25, группу информационных входов

26 информационный выход 27, управляющий вход 28, выходной блок связи с внеш1784840

15

30

45

50 ними устройствами 29, группу элементов И

30.! (!=1,n) элемент задержки 31, дешифратор 32, элемент задержки 33, элемент ИЛИ

34, триггер 35, элемент к!ЛИ 36, элемент

ИЛИ 37, элемент И 38, генератор 39 импульсов, сдвиговый регистр 40, группу элементов И 41.l (l=.1,n), группу управляющих входов 42, группу управляющих выходов 43Ä элемент задержки 44, регистр адреса 45, группу информационных входов 46, информационный выход 47 устройства и адресный выход 48 устройства. Позицией 49 обозначена ЦВМ.

Входной блок 1 связи с внешними устройствами (фиг.2) содержит группу элементов И 50.i (l=1 n), вход 51, группу входов 52, регистры 53i! (l=1 k )=1,п), где k — максимальное число байтов, составляющих одно сообщение от BY. элеМенты И 54il (i=-1,k, j=1,ï), группу входов 55, информационный выход

56, входной регистр 57, информационный вход 58, входной регистр 59, элемент задержки 60, вход 61, элемент задержки 62, вход

63 блока, регистр признаков 64 (i=1,ï), элементы совпадения 65.i (i=1,n), выход 66 регистра 59, Блок связи с ЦВМ (фиг.З) содержит коммутатор 67, вход 68, информационный выход 69 блока, группу информационных входов 70, группу элементов ИЛИ 71, блок регистров 72.i (i=1,р, р=К и), информационный вход 73, группу элементов ИЛИ 74 (i=1,ð, р=К n) дешифратор адреса 75, группу адресных входов 76, вход 77, вход 78 дешифратор команд 79, группу входов 80, блок регистров 81,i (i=1,m, m=n -!, где — максимальное число байтов сообщения от ЦВМ к

BY), группу элементов ИЛИ 82.! (!=.1,m), элемент задержки 83, выход 84, группу информационных входов 85 информационный выход 86, Выходной блок связи с внешними устройствами (фиг.4) содержит элементы И

87.;!, где i=1,n;)=1,l, п .элементов совпадения

88,!, гп=й регистров 89ji (i=1,А; J=1,l), вход

90 информационный вход 91, информациойн ый выход 92, элемент И 93, выход 94 блока, выход 95 блока, элемент задержки 96, элемент ИЛИ 97, группу элементов задержки

98.i (i-1,n), коммутатор 99, адресный выход

100 блока, регистр признаков 101,! (I=1 n) информационный вход 102 блока.

Блок управления (фиг.5) содержит регистр 103, группу входов 104, группу элементов И 105 (i=1,n), элемент И 106, вход

107, выходы 108, 109, 110, триггер 111, элемент ИЛИ 112, сдвиговый регистр 113, счетчик 114, узел памяти 115, группу выходов

116, элемент задержки 117, элемент ИЛИ

118, элемент ИЛИ 119, элемент задержки

120, элемент И 121, генератор импульсов

122, элемент И 123, элемент задержки 124, элемент ИЛИ 125, элемент И 126, триггер

127, элемент И 128, вход 129 блока, элемент задержки 130, элемент задержки 131, выходы 132, 133, элемент И 134, триггер 135, выход 136 блока, элемент ИЛИ 137, элементы ИЛИ 138,139, вход 140, вход 141, триггер

142, элемент ИЛИ 143, элемент И 144, счетчик 145, элемент И 146, генератор импульсов 147, триггер 148.

Техническая реализация устройства может быть выполнена в рамках серий К 155 и

К 133, а генераторы импульсов за счет применения стандартного кварцевого генератора и делителя частоты.

Устройство работает следующим образом, В процессе работы устройства (обмен в направлении 1) циклически спрашиваются внешние устройства и последовательно анализируется готовность BY к передаче информации в ЦВМ. В последнем случае ВУ предоставляется сеанс обслуживания его устройством, в процессе которого i-й байт (i=1,k) информационного сообщения; подлежащего передаче в ЦВМ, записывается в один иэ регистров соответствующей подключенному BY эоны локальной памяти (ЛП) входного блока 1. После этого устройство анализирует готовность следующего BY, 3aконченное сообщение от i-ro ВУ побайтно формируется в соответствующей зоне в течение цикла обслуживания i-ro BY устройством, Последний байт сообщения от каждого

BY содержит код "конец сообщения от BY".

Когда законченное сообщение от i-ro BY сформировано в соответствущей зоне. )-й разряд маркерного регистра устанавливается в1, Когда все BY сформируют сообщения для передачи в ЦВМ в соответствующих зонах ЛП входного блока 1, либо по истечении определенного интервала времени, отводимого для опроса внешних устройств, блок 14 управления формирует на своих выходах управляющие сигналы, которые блокируют работу блока 1 и инициируют запись переданной BY информации в соответствующие зоны чтения ЛП блока 23, если она свободна, о чем свидетельствует сигнал, формируемый блоком 23, причем передаются лишь полностью сформированные сообщения, признаком которых служит установленный в 1 соответствующий разряд маркерного регистра. В случае занятости памяти блока 23 передача информации задерживается до ее освобождения. Вслед 3а этим устройство возобновляет процесс формирования сообщений от внешних устройств, причем маркерный регистр

1784840 обнуляется, и одновременно информация, поступившая в зоны чтения ЛП блока 23, передается в ЦВМ, а в зонах записи ЛП блока 23 побайтно формируются сообщения, подлежащие передаче от ЦВМ к ВУ.

Для этого в ЦВМ перед началом считывания информации от какого-либо BY передаются адреса соответствующих зон чтения и записи. Эти адреса зафиксированы в узле памяти, входящем в состав блока 14 управления, По окончании обработки всей информации, поступившей в зоны чтения ЛП блока 23 когда устройством в соответствующих зонах записи сформированы сообщения от

ЦВМ, подлежащие передаче соответствующим BY, о чем свидетельствуют управляющий сигнал "конец обработки", формируемый ЦВМ, блок 14 управления формирует управляющие сигналы, блокирующие работу блока 23. и инициирующие передачу информации из зон чтения локальной памяти блока 23 в соответствующие зоны локальной памяти выходного блока 29, при условии, что локальная память последнего свободна, о чем свидетельствует формируемый блоком управляющий сигнал. В противном случае передача задерживается до освобождения этой памяти, Затем обнуляется локальная память блока 23, и в нее может быть записана информация, подлежащая передаче в ЦВМ из локальной памяти входного блока 1, В этом время устройством организуется опрос BY на готовность к чтению информации, поступившей из ЦВМ (к обмену в направлении П). BY циклически спрашиваются, и в случае готовности I-ro BY к приему этому BY предоставляется сеанс обслуживания устройством, в течение которого j-й байт (j=1,1) сообщения от ЦВМ к этому ВУ передается обслуживаемому внешнему устройству. В процессе побайтного чтения устанавливаются в ф младшие маркерные разряды регистров локальной памяти блока 29, единичное состояние которых свидетельствует о наличии информации в соответствующем регистре.

Маркерные разряды регистров локальной памяти выходного блока 29 устанавливаются в 1 в момент поступления на эти регистры информации из регистров локальной памяти блока 23, Для этого последние имеют дополнительный младший разряд, устанав- ливаемый из 1 дополнительным младшим разрядом кодов, записываемых на указанные регистры в процессе побайтного формирования устройством сообщений от ЦВМ к BY в ЛП блока 23. ЛП выходного блока 29 считается свободной, если все маркерные разряды образующих ее регистров имеют нулевое значение, о чем свидетельствует

45 ленный в О, открывая тем самым элемент И

134, и через элемент ИЛИ 138 на нулевой вход триггера 135, который в исходном состоянии установлен.в 1. Через открытый элемент И 146 на вход счетчика 145 поступают импульсы с генератора 147, вызывая уменьшение его содержимого на единицу по поступлении каждого бчередного импульса. Состояние 000...00 счетчика 145 индицируется единичным сигналом на его управляющем выходе, причем счетчик 145 формируемый блоком выходной управляющий сигнал.

После того, как вся информация из ЛП выходного блока 29 передана соответствующим BY, в нее может быть записана подлежащая передаче от ЦВМ к BY информация из блока 23 и описанные процессы повторяются.

Таким образом, устройство реализует одновременный процесс записи информации от BY, передачи ее в ЦВМ, формирования сообщений от ЦВМ к BY и передачу их соответствующим BY, По входу 19 устройства поступает сигнал "начало работы". Этот сигнал, поступая на вход маркерного регистра 21 устанавливает его в состояние "111...11". Сигналами с соответствующих единичных выходов рязрядов регистра 21 открываются элементы И

50.1(I=1,п). Через элемент ИЛИ 20 сигнал с входа 19 поступает на вход 51 блока 1, и далее через элементы И 50.! на входы регистров 53il, устанавливая их в исходное состояние "000...01". Устанавливаемый в ходе описанных выше процессов в единичное состояние младший разряд регистров 53 является маркерным и служит для управлени: —; записью информации в соответствующий регистр 53 i как описано ниже.

Одновременно с установкой в исходное состояние регистров 53 сигнал с выхода элемента ИЛИ 20 поступает на вход элемента задержки 22 и по истечении времени, необходимого для описанных процессов через элемент 22 поступает на вход регистра 21 устанавливая его в состояние "000...00".

Вслед за этим единичный сигнал появляется на выходе элемента задержки 18 и через элемент ИЛ И 17 поступает на единичный вход триггера 6, устанавливая его в 1.

Элемент И 15 открывается и через него на вход элемента запрета 13 поступает импульс с генератора 16, Сигнал с выхода элемента. задержки 18 поступает одновременно и на вход 140 блока 14 управления, и т.о., через элемент ИЛИ 137 устанавливает в исходное состояние счетчик

145, через элемент ИЛИ 139 в состояние 1 триггер 142, в исходном состоянии установ1784840 сохраняет это состояние до поступления управляющего сигнала установки в исходное состояние по своему входу.

Так как триггер 135 находится в нулевом состоянии, а значит, выход 136 блока 14 5 находится в состоянии "0", то, следовательно, элемент запрета 13 открыт и через этот элемент на вход первого сдвигового регистра 12 поступает управляющий импульс, формируемый генератором 16. При помощи 10 сдвигового регистра 12. и группы элементов

И 9.i производится опрос готовности внешних устройств (BY) к передаче информации

- в ЦВМ (обмен в направлении 1). BY выставляют сигналы готовности к обмену в направ- 15 лении 1 на шине 11, являющейся группой, входов устройства, причем каждому BY соответствует определенный разряд шины 11.

Каждый разряд шины 11 связан с входом соответствующего элемента И 9,l и, т.о, этот 20 элемент открывается выставленным единичным сигналом готовности последнего к обмену в направлении 1, В случае совпадения сигнала готовности i-ro BY и сигнала установившегося (после очередного сдвига 25 содержимого кольцевого сдвигающего регистра 12) в единичное состояние I-го разряда регистра 12 на выходе элемента И 9 формируется единичный сигнал, который через элемент ИЛИ 8 устанавливает триггер 30

6 в О. Элемент И 15 закрывается, и т,о. блокируется поступление управляющих импульсов на вход регистра 12. Одновременно сигнал с выхода элемента ИЛИ 8 поступает на вход элемента задержки 7. 35

В результате появления единичного сигнала на выходе элемента И 9.1 соответствующий 1-й разряд шины 10, являющейся группой выходов устройства. устанавливается в 1, и этот единичнь1й сигнал иницииру- 40 ет процесс обмена i-го BY в направлении 1.

По поступлении управля ощего сигнала по шине 10 i-e BY снимает сигнал готовности на соответствующем i-м разряде шины

1 1. Одновременно 1-e BY устанавливает код 45 адреса этого BY на адресном входе 2 устройства (а, значит, на адресном входе 63 блока 1) и байт информационного сообщения, подлежащего передаче в ЦВМ на информационном входе 3 устройства (а, 50 значит на информационном входе 58 блока

1). Код "конец сообщения от BY" являющийся управляющим кодом, свидетельствующим об окончании текущего информационного сообщения подлежащего 55 передаче от 1-го BY в ЦВМ, внешниеустройства также устанавливают на информационном входе 3 устройства. Т,о. каждое BY обменивается с устройством в йаправлении

1 информацией в следующем формате:

АBY БИ, или

АВУ КС, где

АВУ вЂ” адрес I-ro BY.

БИ вЂ” байт информационного сообщения, передаваемого в ЦВМ, КС вЂ” код "конец сообщения от BY/".

Снятие сигнала готовности i-го ВУ на шине 11 приводит к изменению сигнала на выходе элемента И 9,I и далее,на выходе элемента ИЛИ 8 из "1" в "0". На входах дешифратора 4 и регистра 5 управляемых отрицательным перепадом управляющего сигнала по управляющему входу, установлены коды соответственно байта сообщения от i-ro ВУ и адреса i-го BY, поступившие по входам 3 и 4 устройства. Адрес BY записывается на регистр 5, В случае поступления по входу 3 кода "конец сообщения от BY/", дешифратор формирует на своем выходе управляющий сигнал, поступающий на вход регистра 5, и разрешающий выдачу кода адреса BY с регистра 5 на входы дешифратора 32, формирующего на соответствующем выходе единичный сигнал, устанавливающий в 1 соответствующий i-й; разряд маркерного регистра 21. Единица в

i-м разряде маркерного регистра 21 свидетельствует о том, что i-e BY полностью сформировало сообщение, подлежащее передаче в ЦВМ и закончило очеоелной цикл обмена в направлении 1, Одновременно с этими действиями сигнал с выхода элемента ИЛИ 8 (отрицательный перепад) поступает на вход 61 блока 1 . и далее на входы регистров 57 и 59, а также на вход элемента задержки 60, Коды адреса

BY и байта сообщения от BY (информационный байт сообщения от BY или код "конец сообщения от ВУ/") записываются соответственно на регистр 59 и старшие разряды регистра 57, Младший (9-й) разряд регистра

57 является управляющим и постоянно сохраняет значение "0". По окончании процесса a>:àëèçà байта сообщения от ВУ на идентичность с кодом "конец сообщения от

BY" управляющий сигнал (отрицательный перепад) появляется на выходе элемента задержки 60, поступая на вход элемента задержки 62 и вход регистра 59, а также входы регистров 64.i (i=",n) и коды, зафиксированные на этих регистрах выдаются на соответствуЮщие группы входов соответствующих элементов совпадения 65л (i=1,n).

На регистрах признаков 64.i зафиксированы коды адресов BY, обменивающихся информацией с ЦВМ. При совпадении кода, поступающего на группы входов всех элементов совпадения 65, I с регистра 59 и кода, поступающего на группу входов элементов совпадения 65,i с регистра 64л соответству1781840 ющий элемент совпадения формирует на своем выходе единичный сигнал. Одновременно с появлением сигнала на выходе одного из элементов совпадения 65.I с выхода элемента задержки 62 на вход регистра 57 подается отрицательный перепад управляющего сигнала, чем инициируется выдача кода с этого регистра на информационные входы все регистров 53 (i=1,k, J=1,п).

Следует отметить, что регистры 53. i (i=1,k) представляют собой зону локальной памяти блока, под которой понимается совокупность регистров 53. i (1=1,к, !=1,n), достаточную для записи сообщения от J-го ВУ максимально допустимой длины (k байт, где

km N, k ФО). Кодс регистра 57 записывается в первый свободный регистр 53.1i j-й зоны, соответствующей J-му BY, которое в текущий момент обслуживается устройством. Первый свободный регистр зоны определяется следующим обоазом, Прием кода иа каждый регистр 53, i разрешается управляющим сигналом; поступающим на вход каждого из указанных регистров с выхода соответствующего элемента И 54Л (1=1,К

j=1,п). Сигнал иа выходе элемента 54.ji формируется при одновременном наличии еди-, ничных сигналов иа всех его входах, т.е. при наличии сигналов на;

1) выходе соответствующего элемента совпадения 65.i, 2) единичном выходе младшего разряда соответствующего регистра 53, i, 3) нулевом выходе младшего разряда регистра 53 -1(в случае,,если (=2,k).

В том случае, если i=1, т.е, рассматрива ется первый регистр 53 j-й зоны, то управляющий сигнал на выходе элемента 53Л формируется при наличии сигналов на выходе элемента совпадения 65,i и единичном выходе младшего разряда регистра 53. ь Как указывалось вь ше, младшие разряды регистров 53 1 являющиеся маркериыми, устанавливаются в "1" перед началом работы устройства, а также в случае очистки зоны как это описано ниже, Описанные условия формирования разрешающего прием кода управляющего сигнала на входе регистра 53, i обеспечивают запись очередного байта сообщения j-го BY в каждом сеансе обслуживания его устройством в очередной регистр зоны. Пусть зона, состоящая из группы регистров 53. i

i (j=1,n) пуста, Тогда требуемые сигналы при записи первого байта сообщения от J-го BY формируются на входах элемента И 53 11.

При записи байта информационного сообщения, поступающего по информационным входам регистра 53. 1 младший маркерный разряд этого регистра устанавливается в "0"

25

50. гистра 21 поступают по группе

20 сигналом с младшего разряда регистра 57, являющегося управляющим разрядом записи. Т.о, в следующем (втором) сеансе обслуживания J-ro ВУ устройством требуемые сигналы сформируются на входах элемента

И 53.iz и следующий (второй) байт сообщения от J-гз BY будет записан на регистр 53. 2. и т.д. в последующих сеансах.

По истечении временного интервала, необходимого для записи байта информациоиного сообщения от. BY в соответствую- . щий регистр локальной памяти блока 1 сигнал появляется на выходе элемента задержкй 7, триггер 6 через элемент ИЛИ 17 устанавливается в "1" и через элемент И 15 и элемент запрета 13 с генератора 16 на вход регистра 12 подается управляющий импульс, в "1" устанавливается следующий разряд регистра 12, в результате чего организуется опрос следующего BY на готовность к обмену в направлении 1 и описанные процессы повторяются. В случае, если очередное BY не готово к обмену в направлении 1, т.е. управляющий сигнал на соответствующем разряде шины 11 отсутствует. то описанные процесссы, в результате которых происходит запись байта сообщения от BY в локальную память блока

1 не инициируются; и на управляющий вход регистра 12 с выхода генератора 16 через указанные элементы поступает очередной управляющий сигнал, в результате чего onpam eae cs следующее BY.

Временной интервал, отводимый для опроса ВУ и записи информации, готовой к передаче в ЦВМ в локальную память блока

1, задается временем, которое необходимо для изменения состояния счетчика 145 из исходного в состояние "000...00" под воздействием управляющих сигналов, поступающих на вход счетчика 145 и генератора

147. Внешние устройства могут сформировать законченные информационные сообщения в соответствующих зонах локальной памяти блока 1 до истечения этого временного интервала. Такое событие иидицируется состоянием "111...11" маркерного регистра 21. В этом случае происходит следующее. Единичные сигналы с выходами реуправляющих входов 104 блока 14 управления на входы элемента И 144, и на его выходе появляется единичный потенциал, в результате чего через элемент ИЛИ 143 и открытый сигналом с единичного выхода триггера 142 элемент И 134 устанавливается в 1 триггер 135. Нулевым сигналом с нулевого выхода триггера 135 закрывается элемент И 146, препятствуя тем самым поступлению импульсов с генератора 147 иа

1784840

5

20 мяти блока 23, а по окончании формирова30

40

50 вход счетчика 145. Единичный потенциал с единичного выхода триггера 135 через элемент ИЛИ 137 поступает на вход счетчика

145, устанавливая его в исходное состояние.

Одновременно сигнал с единичного выхода триггера 135 приводит к появлению единичного сигнала на выходе блока 14, закрывающего элемент запрета 13, в результате чего блокируется поступление управляющих импульсов на вход регистра 12 с генератора 16 и тем самым, опрос BY на готовность к обмену в направлении 1. Одновременно единичный сигнал с выхода элемента И 134 поступает на вход элемента И

126, открытый сигналом с единичного выхода триггера 148, установленного в исходном состоянии в 1. На выходе элемента и 126 появляется единичный сигнал, устанавливающий триггер 148 в О и поступающий на вход элемента задержки 131, на выходе которого по истечении времени, необходимого на описанные действия, появляется сигнал, в результате чего единичный сигнал появляется на выходе 133 блока 14 управления. Одновременно сигнал с выхода зле- 2 мента 131 поступает на вход регистра 103, разрешая прием на этот регистр кода с группы управляющих входов 104 блока 14. Сигнал с выхода 133 блока 14 поступает на входы группы элементов И 30,i открытые единичными сигналами по своим вторым входам с выходов соответствующих разрядов регистра 21. и на выходах этих элементов И ЗОЛ формируются единичные сигналы, поступающие на группу входов 55 блока 1 и далее на входы регистров 53,1i, инициируя выдачу информации с этих регистров на их информационные выходы, образующие информационный выход 56 блока 1, С выхода

56 блока 1 информация поступает на информационный вход 73 блока 23, образуемый информационными входами регистров 72Л.

Одновремено с формированием еди-. ничного сигнала на выходе 133 блока 14 единичный сигнал формируется также и на 4 выходе 132 блока 14. Сигнал с этого выхода поступает на вход 78 блока 23 обмена и далее на входы элементов ИЛИ 74Л (=Гр, где p=k . и) и далее на входы регистров 72.1, являющиеся синхровходами этих регистров, а также входы регистров 72.i (11,р), являющиеся входами разрешения записи этих регистров. В результате описанных действий информация с регистров 53.1 записывается в соответствующие регистры 5

72.1. В случае, если элемент И 126 закрыт, описанные процессы задерживаются до формирования ЦВМ сигнала "конец обработки" на входе 28 устройства.

Регистры 72.i образуют первый блок регистров локальной памяти блока 23 обмена, В целом под локальной памятью блока 23 понимается совокупность регистров 72Л и

81.j, где j--1,rn; m=i n, причем регистры 81.j образуют второй блок регистров локальной памяти блока 23.

Логически первый и второй блоки регистров разбиты на зоны, в которые помещается информация, передаваемая соответствующим BY в ЦВМ или подлежащая передача из ЦВМ в соответствующее внешнее устройство. Так. в зоны первого. блока регистров 72Л локальной памяти бло- . ка 23 поступает информация из соответствующих зон локальной памяти входного блока

1. Информация же, подлежащая передаче к

BY, размещается в соответствующие зоны второго блока регистров 81.j локальной пания сообщений от ЦВМ передается в соответствующие зоны локальной памяти блока 29, и оттуда побайтно считывается соответствующими BY. В результате работы устройства оно перед началом передачи информации, поступившей от какого-либо j-ro

BY O-1,n), а значит, зафиксированной в соответствующей j-й зоне локальной памяти блока 23, передает в ЦВМ адрес этой соответствующей эоны первого блока регистров

72,i (номер регистра 72Л, в котором записан первый байт сообщения от j-ro ВУ), а также адрес соответствующей зоны из второго блока регистров локальной памяти блока 23 (номер регистра 81.1, в который ЦВМ запишет первый байт своего сообщения этому

j-му ВУ). Эти адреса записаны в блоке памяти 115 и выдаются последовательно на информационный выход 27 устройства как описано киже. Далее ЦВМ генерирует адреса регистров 72.i и 81Л, откуда считываются и куда записываются байта сообщенный соответственно от BY и ЦВМ. Сгенерированный ЦВМ адрес, поступающий с группы адресных входов 25 устройства на группу адресных входов 76 блока 23 и далее на входы дешифратора 75 при преобразуется s единичный сигнал на соответствующем выходе дешифратора 75 и совместно с сигнэлом с одного из выходов дешифратора 79, на входы которого поступает генерируемый

ЦВМ код "запись", или код "чтение", поступающий на группе входов 25 устройства на группу входов 80 блока 23, инициирует процесс записи или считывания байта информации с регистра 81,i или 72.i. Т.о. ЦВМ обменивается с устройством данными в следую ем оомате

АдрЕС крд "Чтение."1 при считывании информации

1784840

Адрес) код)ибаписе" баит И 1 при ааписи информации

21, устанавливая его в и000.„00".

В этот момент единичный сигнал появляется на выходе элемента задержки 130, т,к. на его вход ранее поступил единичный сигнал с выхода элемента задержки 131.

Триггер 142 устанавливается в ОО", закрывая элемент И 134, и через элемент ИЛИ 138 триггер 135 устанавливается в "0". Т,о, блокируется возможность передачи информации из локальной памяти блока 1 в блок 23.

Открывается элемент И 146 и начинает уменьшаться значение счетчика 145. Одновременно снимается запрещающий потенциал с входа элемента запрета 13, и возобновляется процесс опроса BY и записи информации от них в локальную память 45 блока 1.

В случае, если не все подключаемые BY сформировали законченное сообщение е соответствующих зонах локальной памяти

50 блока 1, то передаваться в локальную ïàмять будут только полностью сформированные сообщения из соответствующих зон, т.к. управляющие сигналы, инициирующие процесс передачи этой информации, описанные выше, будут формироваться лишь для тех j-x зон, которым соответствует единичное состояние j-го разряда маркерного регистра 21. С учетом сказанного, процесс передачи информации из локальной памяти блока 1 в локальную память блока 23 происСледует отметить, что при записи байта информации от ЦВМ в регистр 81,l е млад- 5 ший дополнительный разряд регистра 81.I записывается маркер и1", формируемый

ЦВМ и используемый в дальнейшем как признак наличия информации в регистре

89. i куда передается код с регистра 81Л для 10 дальнейшей его передачи к соответствующему BY как описано ниже, Сигнал с выхода 133 блока 14 поступает на вход элемента задержки 31, и по истечении времени, необходимого для записи ин- 15 формации с регистров 53Л на регистры 72.! поступает на вход элемента ИЛИ 20 и далее на вход блока 1, а также на вход элемента задержки 22, В результате единичный потенциал поступает на входы всех элементов 20

И 50.J и на выходах элементов открытых единичным потенциалом по соответствующему входу из второй группы управляющих входов 52 блока 1, формируется единичный сигнал, устанавливающий в исходное состо- 25 яние и000...01" все регистры 53. i соответствующих зон. Вслед за этим единичный потенциал появляется на выходе элемента задержки 22 и поступает на вход регистра ходит идентично описанному выше с той лишь разницей. что сигнал на выходе элемента ИЛИ 143 формируется вследствие поступающего на вход этого элемента единичного сигнала с выхода счетчика 145, Одновременно с формированием управляющих сигналов на управляющих выходах 132 и 133 блока 14 управления сигнал с выхода элемента задержки 131 поступает . также и на единичный вход триггера 111, установленного в исходном состоянии в О, и переводит его в состояние 1, Когда ЦВМ не находится в состоянии обмена с устройством, как это имеет место в данном случае, она формирует на входе 28 устройства, а значит и на входе 129 блока 14 единичный управляющий сигнал. Т.о. элемент И 128 открыт, и единичный сигнал с единичного выхода триггера 111 поступает через этот элемент на единичный вход триггера 127, установленного в исходном состоянии в О, и переводит его в состояние 1. Элемент И 121 открывается, и на вход сдеигового регистра

113, установленного в исходном состоянии в 000„.00 поступает единичный сигнал с выхода генератора 122. Первый разряд регистра 113 устанавливается в 1 и единичный потенциал поступает на вход первого элемента И из группы элементов И 105-i Ha входы элементов 105Л поступают сигналы с единичных выходов соответствующих разрядов регистра 103, причем в и1" установлены те разряды, которые соответствуют зонам локальной памяти блока 1, информация из которых поступила е зоны блока 23.

Т.о. наличие единичного потенциала на выходе j-го разряда регистра 103 означает, что информация из соответствующей зоны локальной памяти блока 23 должна быть передана в ЦВМ.

Т.о., e том случае, если на входе элемента И t05.1 также имеется единичный потенциал, то единичный сигнал формируется на его выходе и через элемент ИЛИ 125 поступает на вход элемента задержки 124 и вход элемента И 123. Элемент И 123 открыт еди-: ничным потенциалом с выхода элемента И

121 через элемент ИЛИ 129, Т.о., на третий управляющий вход счетчика 114, установленного в исходное состояние, поступает сигнал "выдать код", и код с информационных выходов счетчика 114 поступает на адресные входы блока постоянной памяти

115. Вследствие этого на информационных выходах блока памяти 115, а значит, и на группе информационных входов блока 14 управления появляется код, представляюО щий собой адрес первого регистра зоны (в данном случае первой) локальной памяти блока 23, информация из которой должна

1784840

20 держки 120 и поступает на вход элемента 25

ИЛИ 118 и далее на вход элемента задержки.

35

55 блока 23, информация из которой должна быть передана в ЦВМ.. Этот код поступает на группу информацион ных входов 70 блока

23 и далее на группу вхоДов коммутатора 67, который вследствие наличия единичного сигнала на своем управляющем входе, поступающем с входа 68 блока 23, коммутирует поступивший код на свои выходы и далее на информационный выход 69 блока 23, а значит, на информационный выход 27 устройства, Т,о, адрес первого регистра 53. зоны локальной памяти блока 23, информация из которой подлежит передаче в ЦВМ, передается в ЦВМ.

Одновременно сигнал с выхода элемента И 121 поступает на вход элемента задержки 120, а также на вход элемента ИЛИ 128 и далее на вход элемента задержки 117. По истечении времени необходимого на.выдачу кода со счетчика 114, на выходе элемента

117 появляегся единичный потенциал, поступающий на вход счетчика 114 и его содержимое увеличивается на единицу. Далее сигнал появляется на выходе элемента за117, а также через элемент ИЛИ 119 на вход элемента И 123. Этот элемент И 123 открыт единичным потенциалом с выхода элемента

ИЛИ 125, и т,о., на вход счетчика 114 поступает управляющий сигнал и происходит вы-. дача кода с этого счетчика на адресные входы узла памяти 115, и код из следующей ячейки (в данном случае второй) появляется на информационных выходах узла 115. Этот код представляет собой адрес первого регистра зоны (в данном случае первой) локальной памяти блока 23, куда ЦВМ, должна записывать информацию, подлежащую передаче соответствующему (в данном случае первому). BY. Аналогично адресу зоны чтения код адреса зоны записи передается в

ЦВМ. ЦВМ снимает единичный сигнал по входу 28 устройства. Коммутатор 67 переключается в режим коммутации на свои выходы информации с выходов группы элементов ИЛИ 71, Далее сигнал появляется на выходе элемента задержки 117, к содержимому счетчика прибавляется единица, и т.о„на нем сформирован код адреса третьей ячейки узла 115, в которой записан адрес следующей зоны чтения (второй) локальной памяти блока 23. Структура информации, размещаемой в узле памяти

115 приведена на рис.1.Далее сигнал появляется на выходе элемента задержки 124, и через элемент ИЛИ 112 триггер 127 устанавливается в О. Элемент И 121 закрывается, блокируя поступление на вход регистра 113

15 импульсов с генератора 122. Далее организуется процесс обмена устройства с ЦВМ, Следует отметить, что в случае наличия

"0" в первом разряде регистра 103 в рассматриваемом в качестве примера случае, элемент И 123 закрыт сигналом 0 с выхода элемента ИЛИ 125 и выдача кода с выходов счетчика 114 блокирована. Происходит последовательное увеличение содержимого счетчика на три единицы как описано выше, однако в ЦВМ никакая информация не передается. После увеличения содержимого счетчика 114 на три единицы его значения будут представлять собой адрес ячейки узла памяти 115, в которой записан адрес первого регистра 72, зоны чтения локальной памяти блока 23, соответствующей следующему

BY, Сигнал со входа 28 устройства не снимается, т,к. никакая информация в ЦВМ не передавалась. Далее через элемент И 121 с генератора 122 поступает следующий импульс и содержимое регистра 113 сдвигается на,1 разряд. Т.о. анализируется следующий разряд регистра 103, т.е. наличие информации в следующей зоне чтения локальной памяти блока 23 и описанные процессы повторяются, Процесс обмена информацией между устройством и ЦВМ рассмотрим на примере передачи байта информации из регистра

72,1 зоны чтения локальной памяти блока

23, Адрес этого регистра передачи устройством в ЦВМ как описано выше, При считывании байта информации ЦВМ выставляет адрес регистра 72.1 на группе адресных входов 24 устройства, а, значит на группе адресных входов 76 блока 23, и код команды

"чтение" на группе входов 25 устройства, а значит, на группу входов 80 блока 23. Де-. шифратор 79 формирует на своем выходе единичный сигнал, который подается на входы всех регистров 72,i, разрешая выдачу кода с этих регистров. Однако код выдается с единственного регистра 72л, а именно с того, на входе которого (входе выбора кристалла) сформирован через элемент ИЛИ

74л единичный сигнал с соответствующего выхода дешифратора 75, что определяется адресом регистра 72.1 поступающим от ЦВ М на входы дешифратора 75 с группы адресных входов блока 23, Код с соответствующего регистра 72.i через группу элементов

ИЛИ 71 и коммутатор 67 поступает на информационный выход 69 блока 23, а значит, на информационный выход 27 устройства, и т.о. передается в ЦВМ.

Запись байта сообщения от ЦВМ в соответствующий регистр 81,i осуществляется аналогично с той разницей, что дешифратор

79 формирует сигнал на своем выходе, раз17

1784840 — на все входы регистров 81.I и входы

10 всех элементов ИЛИ 82Л, в результате чего коды, зафиксированные на этих регистрах, поступают на информационные выходы этих регистров, образующие информационный аъ ход 86 блока 23, и т.о. эта информа15 ция поступает на информационный вход 21 блока 29, — на вход элемента задержки 83.

Сигнал на выходе 110 блока 23 поступает на управляющий ахор 90 блока 29, и т.о.

20 на входы регистров 89. ь образующих локальную память блока 29. Эти входы указанных регистров являются разрешающими входами приема кода на эти регистры с их информационных входов. Т.о., коды с реги25 стров 81Л записываются на соответствующие регистры 89.1 и, т,о., информационные сообщения, подлежащие передаче or ЦВМ к соответствующим BY оказываются разме-, щенными а соответствуЮщих зонах (образу30 емых регистрами 89. <, i=1.n} локальной памяти блока 29, Сигнал на инверсном выходе 109 блока 14 поступает на вход регистра 40, устанавливая его в исходное состояние, и одновременно на вход элемен35 та задержки 33;

По истечении времени, необходимого для передачи информации из локальной памяти блока 23 в локальную память блока 29 единичный сигнал появляется на выходе

40 элемента задержки 83 и поступает на входы регистров 81Л и через элементы ИЛИ 82. на входы этих регистров. Тем самым регистры

81Л устанавливаются в "000...00". Локальная память блока 23 свободна. Сигнал с

45 выхода элемента задержки 83 вызывает появление единичного сигнала на выходе 84 блока 23, поступающем на вход 141 блока

14, и через элемент ИЛИ 130 устанавливают триггер 142 в 1. т.к, триггер 148 установлен

50 s 1 сигналом с выхода элемента И 106, т.е, элемент И 126 открыт по описанным выше правилам, информация из локальной памяти блока 1 может быть передана а локальную память блока 23 для передачи а ЦВМ.

55 Триггер 35 установлен а исходном состоянии а "0", т.о, единичный сигнал на выходе элемента И 92, формируемый этим элементом в.исходном состоянии, т.к. локальная память блока 29 свободна, не изменяет состояния элементов устройства. решая прием кода на регистры 81Л. Конкретный регистр 81Л выбирается сигналом с одного из выходов дешифратора 75 через элемент ИЛИ 82Л в соответствии с адресом, сгенерированным ЦВМ, Код, записываемый в регистр выставляется ЦВМ одновременно с кодами адреса и команды "запись" на первой группе информационных входов 26 устройства, а значит, на группе информационных входов 85 блока 23, к «оторому подключены информационные входы всех регистров 81Л.

После того, как вся информация считана

ЦВМ из обрабатываемой зоны чтения и а соответствующей зоне записи локальной . памяти сформировано сообщение от ЦВМ соответствующему BY ЦВМ формирует на входе 28 устройства сигнал "конец обработки".

По окончании процесса последовательного анализа наличия информации в зонах чтения локальной памяти блока 23 и выдачи ее в ЦВМ и формирования в соответствующих зонах записи сообщения для BY счетчик 114 находится в конечном состоянии, и на его выходе появляется управляющий сигнал, через элемент ИЛИ 112 устанавливающий в 0 триггер 127. Также устанавливается в 0 триггер 111. Тем самым закрывается элемент И 128 и блокируется цепь управления сдвиговым резистором 113, т.к. элемент

И 121 закрывается и импульсы с генератора

122 на вход регистра 113 не поступают, Сигналом с выхода счетчика 114 регистр 113 устанавливатся в исходное состояние

"000...00". Одновременно сигналом с выхо. да счетчика 114 устанавливается в "000...00" регистр 103. Этим же сигналом, поступающим на вход счетчика 114, этот счетчик устанавливается а "000..00". Единичным сигналом с нулевого выхода триггера 111 открывается элемент И 106.

Далее, информация, подлежащая передаче к BY должна быть передана из зон записи локальной памяти блока 23 в соответствующие зоны локальной памяти выходного блока 29.

Элемент И 106 открыт. единичным потенциалом с выхода триггера 111, В случае, если локальная память выходного блока 29, под которой понимается совокупность регистров 89, i ()=1Ц; 1=1,n) свободна, о чем свидетельствует нулевое состояние маркерных младших разрядов этих регистров, а, зна. чит, и единичное состояние выхода элемента И 93, информация из регистров 81Л зон записи блока 23 передается в соответствующие регистры 89. блока 29. Впоследнем случае сигнал с выхода 94 блока 29 поступа. ет на вход 107 блока 14. Т.о., на выходе элемента И 106 появляется единичный сигнал, что определяет переход в единичное состояние выходов 108, 109 и 110 блока. 14.

Сигнал с выхода 108 блока 14 поступает на вход блока 23, и т.о, на: — входы регистров 72Л и входы элементов ИЛИ 74.i в результате чего все регистры

72Л устанавливаются в 000...00, 1784840

d 1, составляет цикл обслу>кивания этого

BY устройством.

BY выставляют сигналы готовности к обмену в направлении П на шине 42, являющейся группой входов устройства, причем каждому BY соответствует разряд шины 42, Каждый разряд шины 42 связан с первым входом соответствующего элемента И 41.1, и т.о. этот элемент открывается выставленным единичным сигналом готовности I-ro ВУ в случае готовности последнего к обмену в направлении П. В случае совпадейия сигнала готовности i-го BY и сигнала, установившегося (после очередного Сдвига содер>кимого кольцевого сдвигающего регистра 40) в единичное состояние i-го разряда регистра 40 на выходе элемента И 41,1, формируется единичный сигнал, который через элемент ИЛИ 37 и элемент ИЛИ 36 устанавливает триггер 35 в О, Элемент И 38 закрыяаетсяэ и т,о, блокируется поступление управляющих импульсов на вход регистра 40. Одновременно сигнал с выхода элемента ИЛИ 37 поступает на вход элемента задер>кки 44 и вход регистра 45, В результате появления единичного сигнала на выходе элемента И 41.i соответствующей 1-й разряд шины 43, являющейся группой выходов устройства; устанавливается в 1, и этот единичнйй сйгнал йнициирует процесс обмена i-го BY в направлении П, 30

По истечении времени, необходимого для записи информации с регистров 81Л не соответствующие регистры 89,il, единичный сигнал появляется на выходе элемента задержки 33, и через элемент ИЛИ 34 посту- 5 пает на единичный вход триггера 35; устанавливая его в 1. Элемент И 38 откры-вается, и через него на вход кольцевого сдвигового регистра 40 поступает импульс с генератора 39. Регистр 40 устанавливается 10 в "100...00н и на первый вход элемента И

41,1 поступает единичный сигнал.

В соответствующей зоне локальной памяти блока 29, состоящей из регистров 89!l (1=1,1; 1=-1,n) размещается информация, по- 15 ступившая из соответствущей зоны записи локальной памяти блока 23, состоящей из регистров 81.! (J=T,!), Эта информация последовательно побайтно, начиная с первого байта, передается к соответствующему t-му 20

ВУ (1.=1,n), причем в течение одного сеанса обслуживания i-го BY устройством передается один байт сообщения, подлежащего передаче к этому BY, после чего устройство переходит к обслуживанию следук>щего !+1го BY. d сеансов обслуживания i-го BY устройством, где d — число байтов сообщения, подлежащего передаче от ЦВМ к этому BY, По поступлении управляющего сигнала по шине 43 1-е BY снимает сигнал готовновсти на соответствующем 1-м разряде шины

42. Одновременно 1-е BY устанавливает код адреса этого BY на группу информационных входов 46 устройства (а, значит, на информационных входах регистра 45). Т.к. на входе этого регистра сформирован единичный . сигнал, разрешающий прием кода на этот регистр 45, то код с шины 46 записывается на указанный регистр.

Вслед эа этим единичный сигнал появляется на выходе элемента задержки 44 и поступает на вход регистра 45, разрешая выдачу кода с этого регистра на информационный вход 102 блока 29, Т.о. код адреса 1-го

BY поступает на группы входов всех элементов совпадения 88Л (1=1,п), на группы входов которых подаются кодь с соответствующих регистров 101.! (1=- Г,й).

На регистрах признаков 101Л зафиксированы коды адресов BY, обменивающихся информацией с ЦВМ. При совпадении кода, поступившего на группу входов элемента совпадения 88,1 с регистра 45 и кода, поступающего на первую группу входов этого элемента с регистра 101.1 соответствующий элемент совпадения 88.1 формирует на своем выходе единичный сигнал.

К обслуживаемому BY должен бь ть передан код с первого регистра 89. l соответ- . ствующей 1-й зб ны, "дополнительный младший маркерныЙ разряд которого установлен в 1. После передачи кода с этого регистра маркерный разряд устанавливается в О, и т,о. в следующем сеансе обслуживания этому ВУ будет передан следующий байт сообщения, сформированного LtBM для этого BY, Этот процесс организуется следующим образом. Выдача кода с регистра 89, разрешается управляющим сигналом, поступающим на первый управляющий вход этого регистра с выхода соответствующего элементе И отт i=1,л; J=1;Ij. Сытнее нв выходе элемента 54, i формнруетсл орн одновременном наличии единичных сиГналов на всех его входах, т.е. при наличии сигналов на;

1) выходе соответствующего элемента совпадения 88Л, 2} единичном выходе младшего маркерного разряда соотзетствующего регистра

89!i

3) нулевом выходе младшего разряда регистра 89! "; (в случае, если )=2Л).

В том случае, если 1=1, т.е, рассматривается первый регистр 89. l i-й зоны, то управляющий сигнал на выходе элемента И 87 l

1784840

5

20 ет их Когда вся информация передана соответствующим BY, о чем свидетельствует нуов левое состояние всех маркерных разрядов

92 25 регистров 89.Ii на выходе элемента И 93 фором мируется единичный сигнал, и т.о. выход 94 и" блока 29 устанавливается в 1, разрешая

ы- прием информации в локальную память блока 29, из зон записи локальной памяти блока на 30 23, Процесс опроса готовности BY к обмену р- в направлении П блокируется сигналом с ий выхода 94 блока 29 через элемент ИЛИ 36, е- устанавливающим в 0 триггер 35. ов Т.о., описанное устройство позволяет та 35 повысить быстродействие за счет организаа ции параллельных процессов сбора инфорем мации от BY, передачи ранее поступившей а- информации к ЦВМ, сбора информации, у- подлежащей передаче от ЦВМ к BY и переУ, 40 дачи ранее поступившей от ЦВМ информан- ции внешним устройством, к Формула изобретения с- 1, Устройство для сопряжения ЦВМ с с- внешними устройствами, содержащее блок во 45 управления, блок связи с ЦВМ, первый геб- нератор импульсов, два элемента ИЛИ, причем группа адресных входов блока связи с

ЦВМ образует группа входов устройства для подключения к группе адресных выхо,50 дов ЦВМ, группа командных входов блока связи с ЦВМ образует группу входов устройства для подключения к группе выходов записи-чтения ЦВМ, первая группа . информационных входов блока связи с ЦВМ

55 образует группу входов устройства для подключения к группе-информационныx выходов ЦВМ, информационный выход блока связи с ЦВМ является выходом устройства для подключения к информационному входу

ЦВМ, вход выборки блока связи с ЦВМ сое прес ау где формируется при наличии сигналов на выходе элемента совпадения 88.i и единичном выходе младшего разряда регистра 89. ь

Описанные условия формирования разрешающего выдачу кода управляющего сигнала на входе регистра 89.1 обеспечивают выдачу очередного байта сообщения I-му BY в каждом сеансе обслуживания его устройством. Пусть зона, состоящая из группы регистров 89.1ь содержит информацию для передачи ее к I-му BY. Тогда требуемые сигналы при выдаче первого байта сообщения к i-му ВУ сформируются на входах элемента

И 87, ь При считывании информации с реги1 стра младший маркерный разряд его устанавливается в 0 тем же сигналом с выхода элемента И 87 (в общем случае — элемента

И 87 ), Т.о. в следующем сеансе обслуживания I-го BY устройством требуемые сигналы сформируются на входах элемента И 87. и следующий байт сообщения i-му BY буд выдан с регистра 89, и т.д. в последующ

2 сеансах.

Информационные выходы регистр

89.Ii образуют информационный выход блока 29, и т.о., код с выбранного в данн сеансе обслуживания BY устройством рег стра 89. ; поступает на информационный в ход 47 устройства, Одновременно сигнал появляется выхбде соответствующего элемента заде жки 98.I (i=1,ï), и поступает на управляющ вход соответствующего элемента совпад ния 88,i и на один из управляющих вход

° коммутатора 99. Т.о., блокируется рабо соответствующего элемента совпадения, сигнал на соответствующем управляющ входе коммутатора 99 определяет коммут цию информационных выходов соответств ющего регистра 101Л. Т,о. код адреса В обслуживаемого устройством. одновреме но с байтом информационного сообщения этому BY (по выходу 47) поступает на адре ный выход 100 блока 29, а значит, на адре ный выход устройства 48, Т.о. устройст обменивается с BY в направлении П соо щениями следующего формата

БИ вЂ” байт информационного сообщения к SY.

Сигнал с выхода элемента задержки 98Л также через элемент ИЛИ 97 поступает на вход элемента задержки 96, и через временной интервал, необходимый для считывания информации на выходах 47 и 48 устройства внешним устройством, на выходе этого элемента 96 появляется единичный сигнал, через элемент ИЛИ 34, устанавливающий триггер 35 в 1. С генератора 39, т,о. через открытый элемент И 38 поступает следующий единичный импульс, и содержимое регистра 40 сдвигается на 1 разряд. Т.о. единичный потенциал с выхода следующего, установившегося в 1 разряда регистра

40, поступает на вход следующего элемента

И 41,i. Т.о„анализируется готовность следующего BY к обмену в направлении П, а если на входе элемента И 41,I имеется единичный сигнал, описанные процессы повторяются с учетом выбора соответствующей зоны и регистра. Если же BY не сформировало сигнал готовности к чтению (обмену в направлении

П) на входе соответствующего элемента И

41.1, то описанный процесс не инициируется, а по истечении определенного промежутка времени с генератора 39 поступает следующий управляющий импульс, и анализируется готовность к обмену следующего

i+1-ro BY.

1784840 динен с первым входом логического условия блока управления и является входом устройства для подключения к разрешающему выходу UBM о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, в устройство введены входной блок связи с внешними устройствами, выходной блок связи с внешниМи устройствами, два дешифратора, регистр, маркерный регистр, регистр адреса, два сдвиговых регистра, два триггера, второй генератор импульсов, три группы элементов И, элемент запрета, два элемента И, четыре элемента ИЛИ, шесть элементов задержки, причем группа адресных входов входного блока связи с внешними устройствами соединена с группой информационных входов регистра и образуег группу входов устройства для подключения к первым адресным выходам внешних устройств, группа информационных входов входного блока связи с внешними устройствами соединена с группой информационных входов первого дешифратора и образует группу входов устройства для подключения к информационным выходам внешних устройств, группа информационных входов регистра адреса образует группу входов устройства для подключения к вторым адресным выходам внешних устройств, первые входы элементов И первой группы образуют группу входов устройства для подключения к выходам готовности приема внешних устройств, первые входы элементов И второй группы образуют группу входов устройства для подключения к выходам готовности передачи внешних устройств, группы информационных и адресных выходов выходного блока связи с внешними устройствами образуют группы выходов устройства для подключения соответственно к информационным и адресным входам внешних устройств, выходы элементов И первой группы соединены с группой входов первого элемента ИЛИ и образуют группу выходов устройства для подключения к входам разрешения приема внешних устройств; выходы элементов И второй группы соединены с группой входов второго элемента ИЛИ и образуют группу выходов устройства для подключения к входам разрешения передачи внешних устройств, вход первого элемента задержки соединен с первым входом третьего элемента ИЛИ. с установочным входом маркерного регистра и является установочным входом устройства, при этом группа информационных выходов входного блока связи с внешними устройствами соединена с второй группой информационных входов блока связи с

ЦВМ, группа информационных выходов ко20 вход записи, установочный вход, третья

35 группа информационных входов и управляющий выход блока связи с ЦВМ соединены

5

50 торого соединена с группой информационных входов выходного блока связи с внешними устройствами, вход записи которого соединен с первым выходом блока управления, второй вход логического условия которого соединен с первым входом четвертого элемента ИЛИ и с первым управляющим выходом выходного блока связи с внешними устройствами, второй управляющий выход которого соединен с первым входом пятого элемента ИЛИ, выход которого соединен с единичным входом первого триггера, единичный выход которого соединен с первым входом первого элемента И, второй вход и выход которого соединены соответственно с выходом первого генератора импульсов и сдвиговым входом первого сдвигового регистра, группа выходов и вход сброса которого соединены соответственно с вторыми входами элементов И первой группы и с вторым выходом блока управления, соединенного с входом второго элемента, задержки, выход которого соединен с вторым входом пятого элемента ИЛИ, нулевой вход первого триггера соединен с выходом четвертого элемента ИЛИ, второй вход которого соединен с выходом первого элемента ИЛИ, с входом записи регистра адреса и с входом третьего элемента задержки, выход которого соединен с входом регистра адреса, выход которого соединен с информационным входом выходного блока сопряжения с внешними устройствами, соответственно с третьим и четвертым выходами, с группой выходов и с третьим входом логического условия блока управления, группа входов логического условия которого соединена с группой разрешающих входов входного блока связи и с внешними устрой- . ствами, с первыми входами элементов И третьей группы и с группой выходов маркерного регистра, информационный вход которого соединен с выходом второго дешифратора, информационный вход которого соединен с выходом регистра, вход чтения которого соединен с выходом первого дешифратора, разрешающий вход которого соединен с вхоцом записи входного блока связи с внешними устройствами, с выходом второго элемента ИЛИ, с нулевым входом второго триггера, с входом четвертого элемента задержки, выход которого соединен с первым входом шестого элемента ИЛИ, выход которо о соединен с единичным входом второго триггера, единичный выход которого соединен с первым входом второго элемента И, второй вход и выход которого

1784840

26 соединены соответственно с выходом второго генератора импульсов и с первым входом элемента запрета, выход которого соединен со сдвиговым входом второго сдвигового регистра, группа выходов кото- 5 рого соединена с вторыми входами элементов И второй группы, второй вход элемента запрета соединен с пятым выходом блока управления, четвертый вход логического условия которого соединен с вторым входом 10 шестого элемента ИЛИ и с выходом первого элемента задержки, шестой выход блока управления соединен с вторыми входами элементов И третьей группы и с входом пятого элемента задержки, выход которого соеди- 15 нен с вторым входом третьего элемента

ИЛИ, выход которого соединен с входом шестого элемента задержки и с разрешающим входом входного блока связи с внешними устройствами, группа входов чтения 2п которого соединена с выходами элементов

И третьей группы, выход шестого элемента задержки соединен с входом сброса маркерного регистра.

2, Устройство поп.1, отл ич а ю щеe- 25 с я тем, что блок управления содержит регистр. сдвиговый регистр. два счетчика, узел памяти, два генератора импульсов, пять триггеров, восемь элементов И, восемь элементов ИЛИ, пять элементов задержки, gp группу элементов И, причем первые входы первого и второго элементов И, первого элемента ИЛИ являются соответственно первым, вторым и третьим входами логического условия блока, первый вход второго элемен-. рта ИЛИ соединен с вторым входом первого элемента ИЛИ, с первым входом третьего элемента ИЛИ и является четвертым входом логического условия блока, группа входов третьего элемента И соединена с группой 4О информационных входов регистра и образует группу входов логического условия блока, выход второго элемента И соединен с единичным входом первого триггера и является первым, вторым и третьим выходами блока, 45 единичный выход второго триггера соединен с вторым входом третьего элемента

ИЛИ и является пятым выходом блока, выход первого элемента задержки соединен c входом второго элемента задержки, с еди- .50 ничным входом третьего триггера, с входом сброса регистра и является четвертым и шестым выходами блока, группа информационных выходов узла памяти образует группу выходов блока, при этом в блоке управления выход первого генератора импульсов соеди- " нен с первым входом четвертого элемента

И, выход которого соединен со счетным входом первого счетчика, вход сброса и выход которого соединены соответственно с выходом третьего элемента ИЛИ и с первым входом четвертого элемента ИЛИ, второй вход и выход которого соединены соответственно с выходом третьего элемента И и с первым входом пятого элемента И, второй вход которого соединен с единичным выходом четвертого триггера; единичнйй и нулевой входы которого соединены соответственно с выходами первого элемента ИЛИ и второго элемента задержки, соединенного с вторым входом второго элемента ИЛИ. выход которого соединен с нулевым входом второго триггера, нулевой ei!xone и единичный вход которого соединены соответственно с вторым входом четвертого элемента И и с выходом пятого элемента И, соединенного с первым входом шестого элемента И, второй вход и выход которого соединены соответственно с единичным выходом первого триггера и с входом первого элемента задержки, соединенного с нулевым входом первого триггера, адресный вход узла памяти соединен с выходом второго счетчика, выход переполнения которого соединен с нулевым входом третьего триггера, с первым входом пятого элемента ИЛИ, с входами сброса второго счетчика и сдвигового регистра и с входом записи регистра, группа выходов которого соединена с первыми входами элементов И группы, вторые входы и выходы которых соединены соответственно с группой выходов сдвигового регистра и с группой входов шестого элемента ИЛИ, выход которого соединен с первым входом седьмого элемента И и с входом третьего элемента задержки, выход которого соеди.нен с вторым входом шестого элемента

ИЛИ, выход которого соединен с нулевым входом пятого триггера, единичный выход которого соединен с первым входом восьмого элемента И, второй вход и выход которого соединены соответственно с выходом второго генератора импульсов и со сдвиговым входом сдвигового регистра, соединенного с первыми входами седьмого и восьмого элементов ИЛИ и с входом четвертого элемента задержки, выход которого соединен с вторыми входами седьмого и восьмого элементов ИЛИ, выходы которых соединены соответственно с входом пятого элемента задержки и с вторым входом седьмого элемента И, выходы которых соединены соответственно со счетным входом и с входом чтения второго счетчика, единичный выход третьего триггера соединен с вторым входом первого элемента И, выход которого соединен с единичным входом пятого триггера, нулевой выход третьего триггера — с вторым входом второго элемента И.

1784840

3. Устройство по п.1, о т л и ч а ю щ е ес я тем; что входной блок связи с внешними устройствами содержит два входных регистра. группу из и регистров признака, где n— число внешних устройств, группу из и элементов совпадения, группу из и элементов

И, К групп из и элементов И, где К вЂ” максимальное число байт, составляющих одно сообщение от внешнего устройства, К групп из прегистров,,два элемента задержки, при- 10 чем группы информационных входов первого и второго входных регистров образуют соответственно группы адресных и информационных входов блока, вход первого weмента задержки соединен с входами записи 15 первого и второго входных регистров и является входом записи блока, первые входы п элементов И группы являются разрешающим входом блока, вторые входы и элементов И групп образуют группу разрешающих 20 входов блока, вход чтения i-ro регистра (i=1,n) первой группы соединен с входом чтения 1-го регистра J-й группы (j=2,Ê) и является l-м входом чтения из группы входов чтения блока, выходы К групп из и регистров образуют группу информационных выходов блока, при этом во входном блоке связи с внешними устройствами выходы первого входного регистра соединены с первыми входами элементов совпадения группы, вто30 рые входы которых соединены с выходами регистров признака группы, входы чтения которых соединены с входом чтения первого входного регистра, с выходом первого элемента задержки и с входом второго эле35 мента задержки, выход которого соединен с входом чтения второго входного регистра, выход i-го элемента совпадения соединен с первым входом 1-го элемента и S-й группы (S=1,К), выход i-го элемента И группы соеди- 40 нен с установочным входом i-ro регистра S-й группы, вход записи которого соединен с выходом i-го элемента И S-й группы, второй вход которого соединен с единичным выходом младшего разряда i-ro регистра 3-й 45 группы, нулевой выход младшего рязряда

1-го регистра m-й группы (m=1,К-1) соединен с третьим входом i-ro элемента И (m+1)-й группы, группа выходов второго входного регистра соединена с информационными входами и регистров из К групп.

4. Устройство по п.1, о т л и ч à ю щ е ес я тем, что выходной блок связи с внешними устройствами содержит коммутатор, группу из и регистров признаков, где и— число внешних устройств, группу из и элементов совпадения, группу из и элементов задержки, элемент задержки, элемент ИЛИ, элемент И, и групп из i регистров, где i— максимальное число байт, составляющих одно сообщение от ЦВМ, и групп из элементов И, причем информационные входы

i-x регистров (l=1,1) j-й группы (j=1,п) образуют группу информационных входов блока, входы записи i-õ регистров j-й группы являются входом записи блока, перве входы 1-х элементов совпадения являются информационным входом блока, группа выходов коммутатора образует группу адресных выходов блока, выходы i-x регистров)-й группы образуют группу информационных выходов блока, выходы элемента И и элемента задержки являются соответственчо первым и вторым управляющими выходами блока, при этом в выходном блоке связи с внешними устройствами выход j-го регистра признака группы, соединен с вторым входом )-ro элемента совпадения группы и с j-м информационным входом коммутатора, )-й управляющий вход которого соединен с j-м входом элемента ИЛИ, с третьим входом j-ro элемента совпадения группы, с выходом j-го элемента задержки группы, вход которого соединен с выходом j-ro элемента совпадения группы и с первым входом i-го элемента

И j-й группы, выход которого соединен с входом чтения и с установочным входом младшего разряда i-ra регистра j-й группы, единичные выходы младшего разряда которого соединены с вторым входом i-ого элемента И j-й группы, нулевой выход младшего разряда i-ro регистра Р-й группы (Р=1,Й1) соединен с третьим входом i-ro элемента И Р-й группы, нулевые выходы 1-ro регистра j-й группы соединены с соответствующими входами элемента И, выход элемента ИЛИ соединен с входом элемента задержки.

1784840

1784840

1784840

1784840

Редактор

Заказ 4358 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

104

704

Составитель С.Пестмал

Тех ред М.Моргентал Корректор M.Àíäðóøåí ко

Производственно-издательский комбинат "Патент". г. Ужгород, ул.Гагарина. 101