Устройство для преобразования хо изображения
Изобретение относится к области кибернетики и вычислительной техники и может быть использовано при обработке и распознавании изображений объектов. Цель изобретения состоит в повышении точности преобразования Хо изображения и упро шении устройства. Цель достигается за счет использования аналоговой формы представления обрабатываемых сигналов изображения при цифровом управлении процессами обработки с помощью специализированных вычислительных и управляющих микросхем. Схема устройства включает в себя оптическую головку и сопряженную с ней оптически секцию памяти кадра, блок памяти параметров, секцию обработки параметров , блоки адресов ячеек сигналов изображения, накопитель сигналов, блок мультиплексоров, генератор тактовых импульсов , формирователи адреса строки и столбца параметров, элемент задержки и блок инициализации. 17 ил.
СОЮЗ СО8ЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК (я)5 G 06 F 15/70, 15/332
ГОСУДАРСТВЕННЫЙ КОМИТЕТ
ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ
ПРИ ГКНТ СССР
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4857760/24 (22) 07.06,90 (46) 30.12,92. Бюл. bh 48 (72) М.А,Попов, А.Г.Михно и С.Ю.Марков (56) Реальность и прогнозы искусственного интеллекта. M., Мир, 1987, с.118 — 121.
Harahare К, Marugama Т, Uchljama Т.
High — Speed НадЬ transform processor and
1й application To automatic Inspection and
measurement Proc. lEEE Tht, Conf. Rob and
Autan. San Francisco, Calif. Apr 7.10, 1986, voL 3, 1986, р. 1954-1959. (54) УСТРОЙСТВО ДЛЯ ПРЕОБРАЗОВАНИЯ ХО ИЗОБРАЖЕНИЯ (57) Изобретение относится к области кибернетики и вычислительной техники и может быть использовано при обработке и распознавании изображений объектов.
Изобретение относится к области кибернетики и вычислительной техники и может быть использовано при обработке и распознавании изображений обьектов.
Сущность преобразования Хо состоит в следующем. Пусть R — область определения сигналов изображения и в ней действует прямоугольная система координат хОу. Тогда координаты точки изображения .могут быть заданы парой (x; у), а амплитуда сигнала изображения в этой точке — как S (х, у).
Контур изображения объекта всегда представим совокупностью отрезков прямых линий. Произвольную прямую линию ( в области R можно описать в виде уравнения р = х - cos О+ у з!п О, (1) где р — длина нормали, проведенной из начала координат(точки О) к рассматриваемой линии;
„, Ы„„1785004 А1
Цель изобретения состоит в повышении точности преобразования Хо изображения и упрбшении устройства. Цель достигается за счет использования аналоговой формы представления обрабатываемых сигналов изображения при цифровом управлении процессами обработки с помощью специализированных вычислйтельных и управляющих микросхем. Схема устройства включает в себя оптическую головку и сопряженную с ней оптически секцию памяти кадра, блок памяти параметров, секцию обработки параметров, блоки адресов ячеек сигналов изображения, накопитель сигналов, блок мультиплексоров, генератор тактовых импульсов, формирователи адреса строки и Я столбца параметров, элемент задержки иблок инициализации. 17 ил.
Π— угол между направлением Ох и
- нормалью; х,уе L.
Если, например,,прямая составлена из конечного числа точек-ячеек (х1, у1), (хг, уг)...., (xn Yn), то любая пара из этого семейства должна удовлетворять уравнению р= х .cos О+yi sin О;! = 1, 2, ..., и, (2)
Введем в рассмотрение область P определения параметров; произвольная точка этой области задается парой (р, О), а параметр в этой точке — как h (р, О). Тогда прямую можно записать в виде S(x, у, р, О), где S() — амплитуда сигнала иэображения в точке (х, у), а связь между парами координат (х, у) и (р, О) выражается уравнением (1).
Преобразование Хо прямой L выполняется по правилу:
1785004
h(P, О) = j 3 S(x, у, р, О) dx dy, х, у q L, {3) а при конечном числе точек, образующих прямую линию i; кзк и
h(h,e) =ZS (х,у ), Xg, y>e.1, (4)
1=1
Согласно (3), (4), преобразование Хо состоИг в интегрировании (или суммировании) амплитуд сигналов изображения вдоль каждого из возможных линейных направлений и отображении этой суммы параметром п(р, О ) в соответствующей точке области P.
Известна техническая реализация преобразования Хо изображения с помощью специализированной параллельной вычислительной структуры (1). Однако данная структура включает в себя очень большое количество отдельных йроцессоров. соединенных между собой многочисленными свя-. зями. Поэтому специализированная параллельная вычислительная структура неудобна в реализации даже на сверхбольших интегральных микросхемах.
Известен другой; более простой и высокопроизводительный процессор (2) для выполнения преобразования Хо изображений.
Этот процессор выбран в качестве устройства — прототипа. Процессор включает в себя телевизионную камеру, аналого-цифровые и цифроаналоговые преобразователи, блоки оперативной и постоянной памяти, управляющую вычислительную систему, блок адресов ячеек сигналов изображения, буферные накопители, блок памяти параметров, секцию обработки параметров, логико-вычислительные блоки, секцию пзмяти кадра, секцию вычисления адреса параметра.
Исходное изображение преобразуется с помощью телевизионной камеры в видеосигнал, который после его аналого-цифрового преобразования поступает в секцию памяти кадра.
На очередном шаге иэ блока адресов ячеек сигналов изображения на вход секции вычисления адреса параметра поступает пара (хь у ). Другой вход этой секции соединен с памятью, гдзаписаны sin C4 и сов 64.
Первоначально на вход секции вычисления адреса параметра подаются значения
sin 64 и cos 94 и на ее выходе вычисляется значение ро, удовлетворяющее уравнению (2), которое запоминается в буферной памяти. Далее выбирается следующее значение
01 и из памяти на вход секции вычйсления адреса параметра поступают значения
sin (+ и cos О, по которым здесь вычисляется соответствующее значение ði. Оно также запоминается в буферной памяти.
Эти вычисления проводятся для всех
5 возможных значений 6, в результате чего в буферной памяти запоминаются 512 значений ðn. Далее содержимое ячейки (хь у ) сигнала изображения извлекается из памяти кадра и записывается в те ячейки блока
10 памяти параметров, адреса которых(64, рл) сформированы в соответствии с описанной процедурой. Управление записью ведется блоком обработки параметров.
После этого из блока адресов ячеек сиг15. налов изображения извлекается новая пара (хь yi) и вся процедура повторяется до тех пор, пока.не будут таким образом обработаны все адреса сигналов ячеек секции памяти кадра. По окончании этой обработки в блоке
20 памяти параметров формируется преобразование Хо исходногоо иэображения.
Недостатки прототипа: 1) наличие составляющей ошибки выполнения преобразования Хо, связанной с необходимостью предварительного квантования амплитуд сигналов и значений параметров; 2) сложность устройства, обусловленная использованием в его схеме универсальных вычислительных систем, нескольких, видов
30 оперативной и постоянной памяти, аналого-цифрового и цифроаналогового преобразователей..
Цель предлагаемого изобретения, — по-. вышение точности и упрощение устройства
35 за счет использования аналоговой формы представления обрабатываемых сигналов изображения при цифровом управлении процессами обработки с помощью специализированных вычислительных и управляю40 щих микросхем.
Аналоговое представление сигналов изображения позволило исключить потреб-. ность в квантовании этих сигналов и тем самым устранить погрешности, обусловлен45 ные этой операцией. Использование принципа цифрового управления процессами обработки сигналов изображения с помощью специализированных вычислительных управляющих микросхем позволило упро50 стить схему устройства и исключить используемые в прототипе блок постоянной памяти. вычислительные системы, аналогоцифровые и цифроаналоговые преобразователи, 65. Поставленная цель достигается благодаря тому, что в устройстве использованы секция памяти кадра, блок памяти параметров, секция обработки параметров, первый блок адресов ячеек сигналов изображения
1785004 из схемы устройства — прототипа и допол- бражения и со вторым управляющим вхонительно введены оптическая головка, вы- . дом секции памяти кадра, третий управляюход которой оптически соединен с щий вход которой соединен со вторым информационным выходом секции памяти управляющим выходом второго блока адрекадра, накопитель сигналов, информацион- 5 сов ячеек сигналов изображения, третий упный вход которого подключен к выходу сек- равляющий выход которого соединен с ции памяти кадра, выход накопителя четвертымуправляющимвходомсекцииобсигналов подключен к информационному работки параметров, выход генератора таквходу блока памяти параметров, блокмуль- товых импульсов соединен с первым типлексоров, генератор тактовых импуль- 10 тактовым входом секции памяти кадра и сов, формирователи адреса строки и входом элемента задержки, выход которого столбца параметров, второй блок адресов соединен со вторым тактовым входом секячеек сигналов изображения, элемент за- ции памяти кадра и тактовыми входами фордержки и блок инициализации, при этом . мирователя адреса строки параметров, первый выход секции обработки парамет- 15 секции обработки параметров, формироваров соединен с управляющим входом нако- теля адреса столбца параметров, второго пителя сигналов, входом записи блока блока адресов ячеексигналов изображения, памяти параметров и входом управления блока мультиплексоров и первого блока адсдвигом. формирователя адреса столбца па-: ресов ячеек сигналов изображения, второй раметров, управляющий выход которого 20 управляющий входкоторогосоединен счетподключен к первому управляющему входу вертым управляюгцим выходом формировасекции обработки параметров, второй и теля адреса строки параметров, второй третий управляющие входы которой соеди- управляющий выход которого соединен со нены соответственно с первым и вторым входом считывания секции обработки парауправляющими выходами первого блока ад- 25 метров и входом сброса секции памяти кадресов ячеек сигналов изображения, второй ра, выход блока инициализации подключен выход секции обработки параметров соеди- ко входу генератора тактовых импульсов, к нен с входами управления сдвигом блока инициализирующим входам формироватепамяти параметров, формирователя адреса лей адреса строки и столбца параметров, строки параметров и обнуляющим входом 30 nepeoro и второго блока адресов ячеек сигформирователя адреса столбца парамет- налов изображения. ров, информационный выход формировате- СопоставительнЫй анализ показывает, ля адреса столбца параметров подключен к что заявляемое устройство отличается тем, первому параметрическому входу второго что в его схему (по сравнению с прототипом) блока адресов ячеексигналов изображения 35 введены оптическая головка, накопитель и параметрическому входу первого блока сигналов, блок мультиплексоров, генератор адресов ячеек сигналов изображения, пер- тактовых импульсов, формирователи адревый и второй информационные выходы ко- сов строки и столбца параметров, дополниторого соединены соответственно с первым тельный блок адресов ячеек сигналов и вторым информационными входами блока 40 иэображения, элемент задержки и блок инимультиплексоров, выходы которого соеди- циалиэации, нены с адресными входами секции памяти Техническая сущность и принцип дейсткадра, первый управляющий вход которой вия предложенного устройства поясняется соединен с первыми управляющими входа- на фигурах 1 — 15: ми первого и второго блоков адресов ячеек 45 фиг. 1 — структурно-функциональная сигналов изображения, управляющим вхо- схема устройства; дом блока мультиплексоров и первым уп- фиг. 2 — схема секции памяти кадра; равляющим выходом формирователя фиг. 3 — схема блока памяти параметадреса строки параметров, информацион- ров; ный и третий управляющий выходы которо- 50 фиг. 4 — схема секции обработки параroo подключены соответственно ко второму метров; параметрическому и второму управляюще- фиг. 5 — схема формирователя адреса му входам второго блока адресов ячеек сиг- столбца параметров; налов изображения, первый и второй фиг. 6 — схема первого блока адресов информационные выходы которого соеди- 55 ячеек сигналов иэображения; нены соответственно с третьим и четвертым фиг, 7 — схема блока мультиплексоров; информационными входами блока мульти- фиг. 8 — схема второго блока адресов плексоров, разрешающий вход которого со- ячеек сигналов иэображения; единен с первым управляющим выходом фиг. 9 — схема первого, второго и третьвторого блока адресов ячеек сигналов изо- его блоков поворота векторов (подблок вто1785004
10 тарный.
Число выходов у дешифраторов 15 равно количестку J строк, число выходов у дешифратора 17 равно числу! столбцов
15 МФПЗИ. Соответственно число входов у дешифраторов составляет logzJ u Iogzl.
Элемент задержки 16 предназначен для задержки поступающего на его вход тактового импульса на время (3 г/2}., 20 Мультиплексор 18 предназначен для избирательного пропускания сигнала.
Аналоговый ключ 19 обеспечивает передачу считанного сигнала из МФПЗИ в накопитель 3 и имеет один выход и два входа—
25 основной (соединен с транзистором VT4) и управляющий (соединен с выхОдом ячейки нИ н)
Считывание зарядового пакета, накопленного в произвольной фоточувствитель30 ной ячейке МФПЗИ, осуществляется следующим образом. Пусть сформирована
"единица" на выходе дешифратора 17; соответствующем адресу столбца считываемой ячейки. При этом будет открыт только один
35 из транзисторов VT2, а именно тот, который соединен с указанным выходом дешифратора 17. Тогда очередной импульс с выхода генератора I (фиг. 2а), прикладываясь к затвору транзистора VT3, открывает его, и по40 тенциал Е2 через. открытые транзисторы
VT3 и VT2 прикладывается к соответствующему электроду Э1 (фиг. 2б), подготавливая столбец к считыванию зарядового пакета, После прекращения тактового импульса
45 электрод Э1 переходит в "плавающее" состояние.
Тактовый импульс через время t с элемента задержки 12 поступает (фиг. 2в) на входы ячеек И, расположенных после де50 шифратора 15. При этом сработаетта ячейка
И, которая соединена с единичным выходом дешифратора 15 (выход, задающий номер считываемой строки МФПЗИ). Сигнал с ячейки И поступает на электрод Э2 соответ55 ствующей строки и открывает его. Тогда зарядовый пакет, сформированный при облучении фоточувствительной ячейки и хранящийся под электродом ЭЗ, перейдет отсюда под электрод Э1 и далее через отрого блока адресов ячеек сигналов изображения); фиг. 10 — схема формирователя кода для управления арифметикологическим устройством (АЛУ); 5 фиг. 11 — схема первого формирователя кода для управления регистром; фиг. 12 — схема второго формирователя кода для управления регистром; фиг. 13 — схема постоянного запоминающего устройства (ПЗУ) блока поворота векторов; фиг. 14 — схема четвертого блока поворота векторов (подблок второго блока адресов ячеек сигналов изображения); фиг. 15 — схема формирователя адреса строки параметров; фиг. 16 — схема блока приведения параметра О (подблок формирователя адреса строки параметров); фиг. 17- эпюры напряжений на выходах блоков устройства.
Предложенное устройство, включает в себя следующие блоки: 1 — оптическая головка; 2 — секция памяти кадра; 3 — накопитель сигналов; 4 — блок памяти параметров;
5 — секция обработки параметров; 6 — формирователь адреса столбца параметров; 7первый блок адресов ячеек сигналов изо..бражения; 8 —; 9— второй блок адресов ячеек сигналов изображения; 10 — блок инициализации; 11 — генератор тактовых импульсов; 12 — элемент задержки; 13 — формирователь адреса строки параметров.
На фиг. 1 и далее непрерывной одйночной линией обозначены однокайальные электрические связи, непрерывной сдвоенной линией — многоканальные электрические связи; пунктирной линией со стрелкой обозначена оптическая связь между блоками1и2.
Оптическая головка предназначена для формирования действительногоо оптического иэображения объекта в плоскости матричного фотоприбора с зарядовой ин. жекцией (МФПЗИ) 14, входящего в Состав секции 2 памяти кадра (фиг, 2), Секция 2 памяти кадра предназначена для преобразования оптического изображения объекта в массив электрических сигналов (зарядовых пакетов) и их адресного
" считывания, Схема секции 2 изображена на фиг, 2 и включает в себя: 14 — МФПЗИ; 15— дешифратор адресов строк; 16 — элемент задержки, 17 — дешифратор адресов столбцов; 18 — мультиплексор; 19 — аналоговый ключ. Кроме того, в состав секции 2 входят ячейки "И", "ИЛИ-НЕ" и полевыетранзисторы VT.
МФПЗИ содержит I x J фоточувствительных ячеек, располагаемых под электродами ЭЗ, и, кроме того, электроды Э1, Э2, Э4, МФПЗИ позволяет (при подаче на ее электроды соответствующих напряжений) производить неразрушающее считывание зарядовых пакетов с произвольным äîñòóпом в ячейки, Дешифраторы 15, 17 предназначены для преобразования двоичного кода в уни1785004
10 крытый транзистор VT2 приложится к за- ние — через выходной затвор 24, который твору VT4. При этом на входе аналогового является одновременно выходом заявляеключа 19 будет сформирован сигнал, про- мого устройства. порцианальный величине зарядового паке- Секция 5 обработки параметров (фиг. 4) та, В момент приложения импульса на 5 предназначена для формирования сигналов управляющий .вход ключа 19 сигнал с управления блоком 4. Схема секции 5 состоМФПЗИ появится íà его выходе.. ит из двух мультиплексоров 32, 34, дешифЧтобы недопустить разрушения считан- ратора 28, счетчика 27; блока из двух ячеек ного зарядового пакета, его необходимо И 30, двух ячеек ИЛИ 26; 29, двух инверто.вернуть в исходную ячейку. С этой целью 10 ров 31, 33, формирователя импульсов 25, тактовый импульс от генератора 11,:за- . Секция5работаетследующимобразом. держанный элементом задержки l6 на . После окойчания процесса вычисления ад. время Зт/2, поступает на затворы транзи- ресов сигналов (это происходит всякий раз cTopoB ЧТ1 (фиг. 2г), и электроды 31 обнуля- при достижении величйной х или у максиются, Однако некоторую часть времени 15 мального значения) на второй, третий или соответствующйй электрод-затвор 32 еще четвертыйгуйравляющий вход приходит сиготкрыт, поэтому зарядовый пакет из-под нал от блока 7 или 9..Этот сигнал через электрода 31 перейдет в исходную фоточув- ячейки ИЛИ 29 и И 30 проходит на первый ствительную ячейку. : выход секции через мутльтйплексор 32 и исНакопитель .3 сигналов предназначен 20 пользуется для йницигаглйзгации запитси индля стуммнировантйя аналоговых сигналов, формации из накопителя сигналов 3 в поступающих йоследовательно во време- ячейку блока памяти параметров 4 и для ни Hа его суммирующий вход. Считывание одновременного сдвига элемента в строке йактопленйой суммы сигналов производит- блока памяти параметров 4. После окончася при подаче импульса на управляющий 25 ния цикла измейения параметра р(достиже.. вход накопителя. .: ° ния величиной р максимального значения), Блок 4 памяти параметров предназна-:. на первый управляющий вход блока прихочен "для -записи и хранения в аналоговой дит сигнал от блока 6. Этот сигнал проходит . фогрме параметров преобразования Хо сиг- . через ячейку И 30 и мультийлексор 34 на налов"изображения. Блок 4(фиг. 3) включает 30 второй выход секцйи и далее исйользуется в,Себя входной затвор 20, формирователи для-сдвига строки в блоке памяти парамет2.11; 212 и 22 фазовых импульсов, матричное ров 4 и сдвига регистра в блоке 13. запомгинающее"устройство 23 й. выходной Входсчитыванияиспользуетсядля подзатвор 24. ": ": ".,-:,.- .:. ачи сигнала на.считывание информации из Матричйое запоминающееустройство 23 35 блока 4 памяти параметров. При подаче на . имеет последовчатгель-параллельную органи- этот вход полОжительногоо перепада мульзацию ячеек памятисодержит C4gx строк и . типлексоры 32,34 пропускаютсигналы, npu. pmaxстолбцов. Информация(зарядовые паке- ложенные к их первым входам, на первый и ты, пропорциональные значениям парамет- второй выходы секций 5. Счетчик 27 обнуляров Xo) последовательно вводится через 40 ется с помощью дешифратора 28 после счевходйой затвор в строку, после заполнения та и тактовых импульсов (где и равно числу строки ее содержимое одновременно "сбра- элементов строки блока памяти параметсь! втаетьСя" в соответствующие ячейки сосед- poB). ней нижней строки; после чего вводится Формирователь 6 адреса столбца парановая информация, и т,д, - .: 45 метров(фиг. 5) предназйачген для получения
Упрагвление перемещенйем зарядовых .текущето зйачения параметра р и выработпакетов внутри запоминающего устройст- ки сигнала перейолнения при достижении р еа 23 осущестапяется стандартными оо- максимального значения (1/2, x +y Ã). следовательностями фазовых импульсов, . Он состоит из двух регистров 37, 39, компаформируемых формирователями 211, 212 и 50 ратора 38, формирователя кода 36, ячейки
22, Формирователй 211 и 212 обеспечивают ИЛИ 35. сдвиг зарядовых пакетов соответственно Формирователь кода 36 (фиг. 11) предвдоль верхней и нижней строк запоминаю- назначен для управления работой регистра
; щегоустройства23, формирователь22обес- 37текущего значения р. При подаче сигнала
nå÷èâàåò сдвиго строк в направлении 55 .на вход 1 формирователя кода вырабатывасверху внйз (фиг. 3). ется код обнуления регистра, а при подаче
Запись в запоминающее устройство 23 сигнала на вход 2- код сдвига содержимого очередного значейия параметра Хо произ- регистра на один разряд влево. B регистре водитсячерезвходнойзатвор20,асчитыва- 9 хранится максимальное значение пара1785004 метра р: pmax=1/2 як m +у и . Комоаратор чение O. Открыааетоя одна на ячеек И Оло38служитдля контроля достйжения макси- ка 43. Далее в блоке 44 элементов ИЛИ мального значения параметром р, вырабатываются сигналы, управляющие
Формирователь 6 адреса столбца пара- АЛУ 48, мультиплексорами 42, 46, 50, региметров работает следующим образом: ини- 5 страми 54, 60. На информационных выходах циализирующий сигнал обнуляет регистр 37 711 и 712 блока, в зависимости от величины и устанавливает начальное состояние схе- 6,появляЮтся сигналы: мы. Всякий раз при поступлении сигнала.от блока 5 на вход 62 управления сдвигом про- О- 0: х - xm/2+ р; исходит сдвиг содержимого регистра 37 на 10 9™ x /2; у = ym/2+ р; один разряд влево (вырабатывается очеред- О- ж:х-хр/2-р; ное значение р), а при поступлении сигнала О 3 л /2: у - ym/2 - р. на обнуляющий вход 63 происходит обнуление регистра 37 (цикл изменения р возоб- . Для ктач>кдогот случая одна из координат новляется),-:, . . . . 15 постоянна в течение всего цикла работы
Первый блок 7 адресов ячеек сйгйалов блока, а другая изменяется от 0 до максиизображенйя (фиг. 6) предназначен для вы- малтьйого значения, По окончании цикла на числения текущих значений кротков адресов, одном иэ управляющих выходов 7g или 71о ячеек секции памяти кадра в случае, когда - появляется сигнал переполнения; который значение параметра О кратно л/2 и, кроме 20 используется для управления накопителем того, блок 7 обеспечивает выдачу управляю- сигналов 3. Значение р с интформацйонного щих сигналов в блок 5; ...:: . " . выхода блока 6 поступает на АЛУ 48 через
Блок 7 (фиг. 6) сосрттоит"изч шести регист- параметрический вход 71. ров 39,40,54,55,60,61;трехтмрультиплексо- .:,. Блок 8 мультиплексоров (фиг. 7) предров 42, 46, 50, трех формирователей кода 47; 25 назначен для коммутации значений адресов
53, 59, двух компараторов 56, 62, бдногоо сигнталот вхиу, поступающихнаинфорчмациарифметико-логического устройства (АЛУ) . онные входы этого блока с первого:и второго
48, пяти ячеек ИЛИ (блок из трех ячеек 44, блоков адресов ячеек сигналов изображе-.
52,58), шести ячеек И(блок из четырех ячеек ния в зависимости от текущих значений па43, 51, 57), трех инверторов 41, 45, 49.: 30 раметра О. Схема блока 8 состоит из двух
Формйрователь 47 кода (фиг. 10) пред- регистров 67, 71 (в которых записываются назначен для управления работой АЛУ 48,.: - соответстаеннко: текущие значения х и у), Формирователи 53 и 59 кода (фиг; 11) - собственно двух мультиплексоров 64, 69, предназначены для управленйя работой ре- двух формирователей 66; 70 кодов, двух ингистров соответственно 54 и 60.. .: 35 верторов 63, 68 и ячейки И-НЕ 65. ФормиРегистры 39, 40, 55. 61 пречдназначены " рователи кодов 66; 70 (фиг. 12) для хранения и вйдачи констант сбответст- предназначены для уйравления записью инвенно xm/2, ym/2, ym, xm. В регистрах 60 и 54 . формаций в регистры 67, 71, формируются текущие значения соответст- Блок 8 работает следующим образом. венно х, у. 40 На информационные входы 8з ... 8в посту- .
Компараторы 62 и 56служатдля контро- пают значения х и у, вычисленные в блоках ля достижения величийами х и у своих мак- 7 и 9, и далее эти значения проходят на .. сималъных значений. Мультиплексоры 42, мультиплексоры 64, 69. Управляющий
46, 50; в зависимости от величины О, под- вход 87 соединен с первым управляющим ключают к выходу блока сигналы от различ- 45 выходом блока 13. Если текущее значение ных схем вычисления сигналов. О кратно 2г/2, то с первого управляющего
Первйй блок 7 адресов ячеек сигналов выхода блока 13 снимается логический "0", изображейия работает следующим обра- который подается на вход ячейки И-НЕ 65 и зом. Инициализирующий сигналчерезячей- на управляющие входы мультиплексоров ки "ИЛИ" 52, 58 поступает соответственно- 50 64, 69. По сигналу логического "0" мультина формирователи 53, 59 кода, в которых . плексоры 64, 69 пропустят текущие значевырабатываются коды обнуления регистров ния х и у, вычисленные в блоке 7. Выходной
54 и 60, При этом схема блока 7 приходит в сигнал ячейки ИЛИ поступает на формироначальное состояние. ватели 66;70, где формируются коды, разре.Сигнал от блока 13, поступающий на 55 шающие запись значений х и у с выхода первый управляющий вход 7z, разрешает мультиплексоров 64, 69 в регистры 67., 71. работу блока 7 (это происходит, если значе- При О, не кратном л/2, на управляюние О кратно л/2 ), На второй управляю- щий вход Sy поступает логическая "1", чтощий вход (группа входов 7з ... 7o) приходит приводит к тому; что мультиплексоры 64, 69 сигнал от блока 13, который определяет зна1785004
Ai - 1 Ai - 6 D ° 2,, 8 +1= В + а С 2 ;
sign д = sign(Ai)..(8) (9) А =0; Вк = А С/D
50 коммутируют значения х и у, поступающие от блока.9. Эти значения запишутся в регистры 67, 71 при поступлении на разрешающий вход 82 сигнала завершения вычислений с первого управляющего выхо- 5 да блока 9.
Второй блок 9 адресов ячеек сигналов изображения (фиг, 8) предназначен для вычисления текущих значений кодов адресов шин счекции памяти кадра в случае, когбда 10 значение параметра О не кратно л/2. Кроме того, блок 9 обеспечивает выдачу запрещаюшего сигнала в блоки 2, 8 в тех случаях, когда текущее значение х выходит за пределы установленного диапазона. 15
Блок 9 (фиг. 8) состоит из одйннадцатй регистров 75, 76, 78, 80, 83, 89, 102, 11.0, 111, ; 112; 113, трех мультиплексоров 82, 86, 92, трех АЛУ 79, 96, 99, трех компараторов 77, 90, 104, 114; двух схем умножения 84, 103, 20 пяти формирователей кода 74, 95, 98, 107, 108, трех инверторов 81; 85, 91, трех схем ."И" 73; 97, 100, пяти схем "ИЛИ" 72, 73,.105, блок из двух схем 106, четырех блоков поворота вектбров 93, 94, 101, 109 и двух RS- 25 триггеров 87, 88.
Формирователи кода 95, 98 (фиг, 10) предназйачены для выработки управляющих кодов АЛУ(соответственно 96 и 99). При подаче положительного перепада на вход 30 формирователя кода, на его выходе формируется код, устанавливающий режим сложения двух операндов в АЛУ. Формирователи кода 74 (фиг. 11), 107, 108 (фиг. 12) предназначены для управления режимами работы 35 регистров соответственно 75, 111, 113.
Блоки 94, 101, 113 поворота вектоеров реализуют итерационный алгоритм Волдера по формулам:
А +1=А + @ В 2 ; .(5) 40
Bi+1- Bi- а А1 2 ; (6)
@+1 =p — а arctg 2 ; (7)
9 =slgnp .. . По окончании итерационного цикла значения переменных будут:
Ад = 1/К(Ао соз фо+ Во sin фо);
Вп = 1/K (Âp cos ро -, Ap sin ро ): ъ-о, гдеК П 1+2
i=p
n — число разрядов числа;
Ао, Во, + — начальные значения величинА,В, р.
Задавая переменным необходимые начальнйе значения, получают требуемые соотношения на выходе блоков поворота векторов. Так, в блоке 94: Ао = 1/К (у - ym);
Вр = 0; фь =C4p, На выходе блока по окончании итерационного цикла получают:
An =(у-ym/2) cos бар, Вп = - (у - уа/2) sin 6 р
В блоке 101, задавая в качестве началь.— ных значений;
Ap = xm/2; Вр =у- ув/2; рр = бар, получают:
Ап= K((xm/2) cos C4p+(y-ym/2) з!и б р).
В блоке 109, задавая начальные значения;
Ао--xm/2; Вр-у-ym, po =- C4p. получают;
An К((-xm/2) cos 6Ьр+(у-ym/2) з1п 8p).Значения, получаемые в блоке 94, предназначены для подачи в блок 93; где производятся дальнейшие вычисления текущих значений х, а значения с выхода блоков 101 и 109 используются для контроля выхода текущих значений х за предельные величины (при этом с выходов компараторов 104 или 114 через ячейку ИЛИ 105 подаются сигналы запрета далтьнейших вычислений в блок 93 и на выход блока).
В блоках 94, 101, 109 поворота векторов элементы 116 ... 125 реализуют уравнение (5), элементы 126 ... 136 — уравнение (6), элементы 137 ... 147 — уравнение (17). ПЗУ (фиг, 13) предназначено для хранения констант arctg 2, используемых в уравнении (7). Остальные элементы предназначены для управления итерационйым процессом;
С помощью триггера 87 производится управление работой схем 94, 101, 109.
Блок 93 поворота векторов (фиг. 14) преднаначен для реализации множительно-делительной операции: rio алгоритму
Волдера. В нем реализованы итерационные зависимости:
По окончании цикла получают:
При подаче в качестве начальных значений; Ap- p-(y-ym/2) sin &ар Во=0;
С =у-ym/2; D =(y-ym/2) cos бьр, получают:
В (1/cos Îëp) (p -(у-ym/2) Ып 6 р ), Таким образом, на выходе Afi Y 99 получается требуемая зависимость х = f(y).
1785004
Поскольку при вычислениях в блоке
93 происходит сокращение на величину (у - у п/2), необходимо проверить ее на равенство нулю, что и.производится в компараторе 90 (фиг, 8). Если (у - ym/2) - О, в 5 соответствующие схемы выдаются альтернативные величины. Контроль за тем, чтобы операнды блока
93 не выходили за допустимые значения, производится с помощью блоко 101, 109 и 10 компараторов 104, 114.
Регистры, использованные в блоке 9, имеют назначение 75-хранение и обработ ка текущего значения у; 76 — хранение константы ym; 80 — хранение константы 1; 78 — 15 храненйе константы ym/2; 83 — хранение константы 1/К; 89 — хранение койстанты 0;
102 — хранейие константы xm/2; 112 — хра-: . нение константы К; 113 — хранение и обработка выходной величийы блока 101; 110" 20 хранение константы -xm/2; 111 — хранение. и обработка вйходного значения переменной блока 109.
Компаратор 77 служит для контроля выполнения условия у к ym. При нарушении 25 этого условия, на выход 9g выдается соот-:. ветствующий ;сигнал и в регистре 75 устанавливается начальное значение переменной у. АЛУ 79 постоянно работает в режйме вычитайия;,: . :::: 30 Блок 9 работает следующим образом,,:
Сигнал с йнйциализирующего входа 93, про: ходя через ячейки "ИЛИ" 72, поступает на. вход 1 формирователя кода 74, где выраба тывается код обнуления регистра 75. Таким 35 образом, схема приводится в исходное положенйе..Сигнал:c:âûõîäà элемента 72 поступает также в ячейку "ИЛИ" 73, откуда далее на вход Sтриггера 87,,который устанавливает рабочий режим блоков 94, 101, 40 . 109 поворота векторов.
При(у -ym/2) 0(это условие проверя.. ется компаратором 90) происходит формирование начальных значений:
Ао (1/К) (у - ym/2); Во 0; po =.бар, . которые подаются соответственно на входы
1, 2, 3 блока поворота векторов 94;
I I
Ар xm/2; Во-у-ущ/2; ро =Alp которые подаются соответственно на входы
1, 2, 3 блока поворота векторов 101;
Ао --Xm/2;.Во -У-УП1/2; УЪ=б р, которые подаются соответственно на входы
1, 2, 3 блока поворота векторов l09.
По окончании итерационного процесса на выходах блоков появляются сигналы:
Ak (ó- у /2) соз 64р, Во - (у - ym/2)х
xsln C4p — соответственно на выходах 5 и 6 блока 94:
Аk - К f(xm/2).соз C4p+(y-ym/2)х
xsln б} р)- на выходе 5 блока 101;
AÀа К ((-xm/2).соз Gap+ (у - ym/2)х хзЬ C4p ) — на выходе 5 блока 109;
Сигнал окончания вычислений в блоке
94, постуйающий с его выхода 7, подается. на й-вход триггера 87 (что приводит к прекращению итерационного процесса в блоках 94, 101, 109) и на $-вход триггера 78, . управляющего работой блока 93 (по этому сигналу начинается итерационный процесс в этом блоке).
Сигналы с выхода 5 блоков 101, 109 сравниваются соответственно в компараторах 104 и 114 с величиной К . р, получаемой s умножителе 103. Если К р > К х
xf(xm/2) cos Sip+(у- ym/2) sin C4p) или
К р < К ((-xm/2) соз 64р+ (у - ym/2)х
xsln 64р), то с выхода компаратора 104 или
114 подается через ячейку "ИЛИ" 105 сигнал запрета вычислений в ячейку "И" 97 и на второй управляющий выход 91о блока 9. На выходах 1.„4.блока поворота векторов 93 появляются йачальные сигналы итерационного процесса:
Ао- р-(у "ув/2} sin C4p, .
В - (y - у®/2) соз Cbр, Со-0; D-у-у, После окончания итерационного процесса 8 блоке 93 на выходе 7 этого блока появляется результат множительно-дели- . тельной операции; ,4
Ск "Ао Р/В - (1/eos C4ð) х
xf р-(у- ym/2) зЬ 8hp).
Сигнал завершения итерационного йроцесса в блоке 93, поступающий с выхода 8 этого блока, передается на Я-вход триггера
88 (это ведет к прекращению вычислений в блоке 93) и на первый управляющий вйход
9 з блока 9.
Результирующее значение величины. x .. получается на выходе АЛУ 99 и поступает на первый информационный выход 9 1блока 9.
При (у - у®) - 0 на выходе компаратора
90 вырабатывается сигнал управления, поступающий в мультиплексоры 82. 86, 92, который подают соответственно: значение Ао - р вместо Ао р (у - ym/2)х
xsln Серна вход 1 фрака 93;
1785004 значение 0 = 1 вместо 0 = у - у на вход 4 блока 93; значение Ap=1/К вместо Ap=(1/К) (у-у /2) на вход 2 блока 94.
При атом на первом информационном выходе блока 9 формируется сигнал: х = (хщ/2)+(p/cos C4>)
Сигналы, поступающие со второго уп- 10 равляющего входа (группа входов 96, 9т, 9э) блока 9 в блок 106 ячеек ИЛИ, используются .для управления знаками АЛУ 96, 99 в зави- . симости от номера квадранта; в котором находится значение О.: : . 15
Работа схемы возобновляется всякий раз при поступлении сигналов обнуления или сдвига на регистр 75.
Блок 10 инициализации (БИ) формирует одиночный импульс для запуска генератора 20 t1. и приведения в исходное состояние бло ков устройства.
Генератор 11 тактовых ймпульсов (ГТИ) обеспечивает формирование тактовых им- пульсов, синхронизирующих работу устрой- 25 ства.
Элемент 12 задержки предназначен для задержки поступающего на его вход тактового импульса на время х. . Формирователь 13 адреса строки па- 30 раметров (фиг. 15), предн азначен для вычисления приведенного значения О» и формирования сигналов управления, учитывающих номер квадранта, в котором нахо- дится значение О, а также выделяющих 35 случаи, когда значение О кратно л//2. Он состоит из шести регистров 227, 230, 233, 234, 237, 241, двух компараторов 228, 231, формирователя кода 229, двух ячеек ИЛИ
232, 238, трех мультиплексоров 236; 240, 40
243, счетчика 245, дешифратор 246, формирователя импульсов 244, схемы 226 приведения угла О, четырех инверторов 235, 239, 242, 247:
Схема приведения угла О (фиг. 16) 45 предназначена для вычисления приведен. ного значения О, т.е. значения О из дианазона (О, л/2 ) и выдачи в соответствующие
АЛУ управляющих сигналов, учитывающих номер квадранта, в котором находится зна- 50 чение О. Схема приведения Осодержит . регистр 262; три компаратора 248, 253, 261, три АЛУ 250, 255, 263; три мультиплексора
252. 258, 260, три инвертора 251, 257, 259, . две ячейки "И" 249; 254 и ячейку "ИЛИ" 256. 55
Формирователь 13 адреса строки параметров работает следующим образом.
Перед началом работы устройства производится запись констант в регистры:
230 — О тах (максимальное значение параметра О);
233 — О- 0;
234 — О = л/2;
237 — О =д ;
241- О =ЗГ/2;
262 блока 226- 0=3х; счетчик 245 обнуляется.
При подаче инициализирующего импульса на вход 132, происходит обнуление регистра 227, Таким образом, в регистр 227 заййсывается начальное значение & = О.
Компаратор 228 сравнивает текущее значе- ние Ос Оп ах и при выполнении условия (О> Й х) вйдает сигнал о конце вычислений. Компаратор 231 служит фиксации моментов перехода значений 9 из одного квадранта в другой. На его вход 1 поступает текущее значение О, а на вход 2 — значение
6 кратное т/2, с одного из регистров 233, 234, 237, 241. Управление подачей этих сигналов осуществляется схемой, состоя@ей из формирователя импульсов,244, счетчика
245, дешифратора 246, трех мультиплексоров 236, 240, 243, схемы "ИЛИ" 238.
Всякий раз при смейе квадранта, в котором находится текущее значение О, сигнал с выхода ">" компаратора 231 запускает формирователь 244, импульс которого подается на счетный вход счетчйка 245; увеличивающий на 1 значение кода на выходе счетчика. Дешифратор 246, в соответствии с этим измененным кодом, выдает сигнал на управление мультиплексорами 236, 240, 243, подающим к выходу мультиплексора
240 очередное значение В, кратное m/2 .
Сигнал с выхода дешифратора поступает также на один из управляющих выходов 1310 ... 13 з блока 13.
При достижении значением Очетвертого квадранта дешифратор 246 обнуляет счетчик 245, и на вход 2 компаратора 231 подается значение О - О. Если значение
О не кратно ж/2, то с компаратора 231 через ячейку "ИЛИ" 232 выдается сигнал на первый управляющий выход блока 13.
В схеме приведения Опроиэводится определение номера квадранта, в котором находится текущее значение О с помощью компарэторов 248, 253, 261. На выходах ячеек
"И" 249, 254 формируются управляющие сигналы, которые определяют знак сложениявычитания АЛУ 250, 255, 263, управляют схемой коммутации из трех мультиплексоров
252, 258, 260 и поступают на выходы схемы приведения О для подачи на управляющие выходы 137 ... 13g блока 13. С выхода мультиплексора 260 приведенное значение О поступает на выход 8 схемы приведения О, 19
1785004
Устройство для преобразования Хо изображения работает следующим образом, Запускающий сигнал Ug> (фиг. 117а) с блока инициализации производит запись констант в соответствующие блоки устройства, запускает ГТИ (фиг, 17б) и устанавливает блоки в исходное состояние.
На выходе формирователя 13 адреса столбца параметров появляется начальное значение параметров О= О, приведенное к первому квадранту. Поскольку значение
О кратно л/2, для формирования адресов ячеек сигналов изображения используется первый блок адресов ячеек сигналов изображения (блок 7). При этом в блок 7 из блока 13 поступает два управляющих сигнала. Один сигнал (фиг. 17в) прикладывается к блоку 7 через первый управляющий вход и сообщает о том, что значение О кратно л/2 . Другой сигнал прикладывается к блоку
7 через второй управляющий вход и сообщаето том, что значение О находится в первом квадранте.
Одновременно с информационного выхода формирователя 6 адреса строки параметров в блок 7 поступает начальное . значение параметра р. В блоке 7 происходит последовательное вычисление всех пар значений (хь yi), удовлетворяющих уравне-. ниюю (2) при О = бо и р = р,. Каждая текущая вычисленная пара значений (x>, у ) поступает в блок мультиплексоров 8, где происходит коммутация кодов х и у на выход блока 8 по управляющему сигналу О э (фиг. 17г) с.первого управляющего выхода блока 13; С выхода блока 8 мультиплексоров коды адресов ячеек сигналов (x) и (у) поступают в секцию
2 памятй кадра, где они используются для извлечения сигнала из соответствующей ячейки Орз (фиг. 17д) и пересылки его в накопитель 3 сигналов, После вычисления всех пар значений(хь у ), удовлетворяющих значениях параметров О = Иь и р = ро, и пересылки соответствующих этим парам сигналов из секции памяти кадра в накопитель сигналов, появляется сигнал переполнения на первом или втором управляющих выходах блока 7 Uviol (фиг. 17е); если О кратно (л/2) (2n - 1), сигнал появится на первом выходе, а если
О кратно г- на втором выходе.
Сигнал переполнения, поступающий в секцию 5 обработки параметров, инициализирует появление управляющего сигнала на первом управляющем выходе блока 5 U5r (фиг. 17ж), который используется для записи сигнала, накопленного в накопителе 3 сигналов, в ячейку блока 4 памяти параметров, 50
55 значениями параметров р(из блока 6) и приведенного значения параметров О(из блока 13), используется для формирования начальных условий работы схем 93, 94, 101, f09 реализации алгоритма Волдера.
По окончании итерационных процессов в блоках 93, 94, 101, 109 происходит формирование текущего значения х на первом информационном выходе 9» блока 9. Сигнал окончания итерационных процессов подается на первый управляющий выход блока 9 соответствующую паре (ро, 64 ) 0зз (фиг.
17з), сдвига регистра формирования параметра р из блока 6 на один разряд влево, а также для установки регистра, задающего значения х, в блоке 7 в начальное состояние., Таким образом. на вход. блока 7 подается очередное значение параметра р = р1 и возобновляется процесс вычисления значений пар (хь yi), но уже для значений параметров
10 р = pi и О = C4. Описанный процесс вычисления пар (хь yi) продолжается до тех пор, пока значения р не и евысят максимально-. го: pm - (1/2) х m + y m .
15.
При р > pmax появится сигнал на управляющем выходе блока 6 U5g (фиг. 17и), который поступает в блок 5, а затем со второго управляющего выхода блока 5 Usg (фиг. 17к) — в блок памяти параметров 4 для сдвига
20 строки матрицы параметров, в формирователь 13 адреса строки параметров для сдвига на один разряд влево регистра формирования параметров Ои в формирователь 6 адреса столбца параметров для
25 установки регистра формирования парамет ра р в исходйое положение. Аналогичным образом работает устройство во всех случаях, когда значение О кратно гг/2..
Если значение О не кратно л/2, то
30 формирование адресов ячеек сигналов изображения производится в блоке 9. При этом иэ формирователя адресов строки параметров в блок 9 поступают: по первому управляющему входу — сигнал о том, что значейие
35 О не кратно л/2 U В блоке 9 вычисление адресов ячеек сигналов изображения происходит следующим 45 образом. При поступлении управляющего сигнала из блока 13, сообщающего о том, что О не кратно л/2, происходит обнуление регистра 75, который формирует текущее значение у. Это значение, наряду со 1785004 Ug„ (фиг, 17л), а также используется для сигналов, информационный вход которого сдвига на один разряд регистра — задатчика подключен к выходу секции памяти кадра, 75 значений у и для установки блоков 93, 94, . выход накопителя сигналов подключен к ин101, 109 поворота векторов в исходное со- формационному входу блока памяти парастояние. Сигнал завершения с первого уп- 5 метров, блок мультиплексоров, генератор равляющего. выхода блока 9 поступает тактовых импульсов, формирователи адреса через блок 8 мультипЛексоров в секцию 2 строки и столбца параметров, второй блок памяти кадра, где используется для откры- адресов ячеек сигналов изображения, элетия аналогового ключа 19, пропускающего мент задержки и блок. инициализации, при на выход секции памяти кадра сигнал, счи- 10 этом первый выход секции обработки паратанный из ячейки с адресами х екиу„„. При метров соединен с упрэвляющим входом ereK, на кратном zt!2, блок 8 мультиплек- накопителя сигналов, exîäîì записи блока соров пропускает для управления считыва- памяти параметров и входом управления нием из секции 2 памяти кадра сигналы, сдвигом формирователя адреса столбца паидущиеот блока 9, а при О, кратном л/2, 15 Раметров, управляющий выход которого — от блока 7. Управление коммутацией осу- подключен к первому управляющему входу ществляется с помощью сигнала, поступаю- секции обРаботки параметров, второй и трещего с первого управляющего выхода блока тий упРавляащие входы которой соединены 13 U О кратно л/2: при р > pmax происходит óc- входами управления сдвигом блока памяти тановка регистра — задатчика параметра р параметров, формирователя адреса строки из блока б в начальное состояние и сдвиг 25 параметров и абнуляющим входом формирегистра — задатчика параметра Я из блока Ровате" и адреса стблбца параметров, ин13 на 1 разряд влево, т,е. Обрабатывается ф рм ционный выход формирователя очередное зйачение 0,.1 т.д, адреса столбца параметров подключен к При выполнении условия 9„„>я„,„первому параметрическому входу второго которое проверяется в компараторе 228 30 блока адресов ячеек сигналов изображения блока13, на его втором управляющем вы o M параметрическому входу первого блока де появляется сигнал завершения. дтотсиг- адресов ячеек сигналов изображения, пернал подается в секцию 2 памяти кадра для вый и втоРой информационные выходы ко- обнуления ячеек МФП3И (подготовки к об- торого соединены соответственно с первым работке очередного кадра} и в секцию 5 о6 35 и вторым информационными входами блока . работки параметров, где используется:pjiji мультиплексоров, выходы которого соедиу равления Работой мультиплексоров.32 и иены с адРеснь ми входами секции памяти 34, Через эти мультиплексоры тактовые MM- кадра первыи упраеляющий вход t Ф о р м у л а и з о 6 р е т е н и я 50 инфоРмационные выходы котоРого соедиустройство д я преобразован1,я Хо изо- . нены соответственно с тРетьим и четвеР™ бражения,содержащее секцию памяти кад» инфоРмационными входами блока мУльти ра, блок памяти параметров, секцию . плексоров, Разрешающий вход котоРого сообработки параметров, первый блок ааре- единен с первым управляющим выходом сов ячеек сигналов иэображейия, о т л и.ч а- 55 второго блока адресов ячеек сигналов изою щ е е с я тем, что, с целью повышения бражений и с втоРым УПРавлйющим sxuP™ точности и упрощенйя. Устройство содер- секции памяти кадра. третий управл"ющий жит оптическую головку, выход которой on вход котоРой соедине с втсР™ УпРавлЯютически соединен с информационным щим выходом втоРого 6 о а адресо "ее выходом секции памяти кадра, накопитель сигналов изображения, третий управляю23 1785004 щий выход которого соединен с четвертым управляющим входом секции обработки параметров, выход генератора тактовых импульсов соединен с первым тактовым входом секции памяти кадра и входом эле-. мента задержки, выход которого соединен с вторым тактовым входом секции памяти кадра и тактовыми входами формирователя адреса строки параметров, секции обработки параметров, формирователя адреса столбца параметров, второго блока адресов ячеек сигналов изображения, блока мультиплексоров и первого блока адресов ячеек I сигналов изображения, второй управляющий вход которого соединен с четвертым управляющим выходом формирователя адреса строки параметров, второй управляющий выход которого соединен с входом считывания секции обработки параметров и входом сброса секции памяти кадра, выход блока инициализации подключен к входу генератора тактовых импульсов, к инициализирующим входом формирователей адреса строки и столбца параметров, первого и второго блока адресов ячеек сигналов изображения.. 1785004 1785004 (om дл.5) Щ Рт d>.E 1785004 1785004 1785004 1785004
