Устройство управления матричным индикатором

 

Использование: область автоматики и вычислительной техники, системы сбора и отображения информации. Сущность изобретения: устройство содержит четыре преобразовател я кода, две группы коммутаторов, матричный индикатор, генератор тактовых импульсов, два элемента НЕ, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ. два элемента ИЛИ-НЕ, три элемента ИЛИ, элемент И, счетчик, сумматор. 2 ип.

ЯЛ 1785036 А1

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51)з G 09 6 3/ 10

ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ

ВЕДОМСТВО СССР (ГОСПАТЕНТ CCP)

ОПИСАНИЕ ИЗОБРЕТЕНИЯ ;.

К-: АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

=2 (57) Исйользованхите:. область автоматики и вычислительной техники, системы сбора и отобрз>кения информации, Сущность изобретения: устройство содержит четыре преобразователя кода, две группы коммутаторов, матричный индикатор, генератор тактовых импульсов, два элемента

НЕл элемент ИСКЛЮЧАЮЩЕЕ ИЛИ; два элемента ИЛИ-НЕ, трйэлемента ИЛИ, элемент И, счетчик, сумматор. 2 ил.

1 (21) 4855337/24 (22) 26.07.90 (46) 30.12.92. Бюл. М 48 (71) Самарское научно-производственное обьединение автоматических систем;.: (72) В.П.Сидоров (56) Авторское свидетельство СССР

М 759965, кл. G 01 R 13/02, 1977, Авторское свидетельство СССР

N 1007031, кл. G 01 R 13/00, 1981. (54) УСТРОЙСТВО УПРАВЛЕНИЯ МАТРИЧ:. НЫМ ИНДИКАТОРОМ

Ъ

Изобретение относится к электроизме- код, коммутаторы младших и старших раз- ® рительной технике, а именно к измеритель- рядов, входы которых подключены соответным приборам с устройством управления ственно к вьиодам преобразователей кода матричным индикатором, и может быть ис-. младших и старших разрядов, а выходы сопользовано в системах регистрации и ото- едйнены с шинами строк и столбцов матрибражения кодовой информации, в частности цы элементов световой шкалы и может быть использовано в индикаторных тактирующий генератор, подключенный к приборах различного назначения. -:--.:.- - =: — управляющим входам коммутаторов. в

Известно устройство управления свето- — . Недостатком устройства является низ- с вой шкалой, содержащее дешифратор и але-" . кая надежность, связанная с возникновени- «р ментысветовойшкалы,которыЬсоедйнены ем импульсных токовых перегрузок в матрицей, генератор констант, набор схем процессе работы устройства, а также малая совпадения и набор схем обьединения, достоверность отображаемой информации

Недостаток устройства заключается в: при неиспраьвности отдельных элементов том, что для сохранения достаточной интег-. шкалы. ральной яркости шкалы необходима комму- -.. Найболее близким по технической сущтлиия больших токов через ее влементы, что ности является устройство улрввления све- ), ° приводит кускорению процесса ихдеграда-: товой шкалой,: содержащее два ции. Недостатком устройства является так- . преобразователя, элементы HF, две группы же малая достоверность отображаемой коммутаторов, генератортактовых импульинформации при неисправности отдельных сов и матричный индикатор. Первые входы элементов шкалы.:= ..:-, . коммутаторов первой и второй групп соедиИзвестно устройство управления свето- нены соответственно с выходами первого и вой шкалой, содержащее дешифратор, со- второго преобразователей кода, а выходы стоящий из преобразователей кода подключены соответствейно к горизонтальмладших и старших разрядов в линейный ным и вертикальным шинам матричного инили минич . : — . л " Х тииит=-ЛИ ыке Ьвииляил.ч..и.л - иъ . ь и рв х"%.

1785036

10

20 второго элемента ИЛИ, выход которого сое25 Да третьего преобразователя кода, а выход

35 образователь 1 кода младших разрядов в

40 генератор 6 тактовых импульсов, первый и

55

3 дикатора. Генератор тактовых импульсов подключен к управляющйм входам коммутаторов. Входы элементов НЕ подключены к выходам первого преобразователя кода, а выходы соединены с вторыми входами коммутаторов первой группы, вторые входы . коммутаторов второй группы с удельным весом а -1 подключены к выходам второго преобразователя кода с удельным"весом а, где 1 (а и, где n — число вертикальных шин матричного индикатора.

Недостатком известного устройства является низкая надежность, связанная с вознйкновением импульсных тактовых перегрузок в процессе работы устройства.

Цель изобретения - повышение надежйоСти устройства.

Поставленная цель достигается тем, что в: устройство управления матричным инди. катором, содержащее первый преобразователь кода, вход которого является первым информационным входом устройства, вто рой преобразователь кода, коммутаторы первой и второй групп, выходы которых подключены соответственно к горизонтальным и вертикальным шинам матричного индикатора. генератор тактовых ймпульсов, два элемента НЕ, введены два преобразователя кода, элементы ИСКЛЮЧАЮЩЕЕ ИЛИ, элемент И, два-элемента ИЛИ-НЕ, три элемента ИЛИ, счетчик и сумматор, первый информационный вход которого подключен к шине нулевого потенциала, а второй ин i .: формационный вход является вторым информационным входом устройства, выход сумматора соединен со входом второго преобразователя кода, выходы которого соединены с первыми информационными входами соответствующих коммутаторов второй группы и с соответствующими входами третьего преобразователя-кода, выходы которого соединены с вторыми информацйонными входами соответствующих коммутаторов второй группы; управляющие входы которых соединены с выходом первого эле- 4 мента ИЛИ и с управляющими входами ком мутатор ов первой группы, первые информационные входы которых подключены к выходам соответствующих элементов

ИСКЛЮЧАЮЩЕЕ ИЛИ, первые входы которых подключены к соответствующим выхо"дам первого преобразователя кода и к соответствующим входам четвертого преобразователя кода, а вторые входы соединены с первым выходом счетчика и с первым входом первого элемента ИЛИ, второй вход которого соединен с первым входом второго элемента ИЛИ и со вторым выходом счетчика, тактовый вход которого подключен к выходу генератора тактовых импульсов, а третий выход соединен со входом первого элемента HE и с первым входом элемента И, второй вход которого соединен с выходом младшего разряда первого преобразователя кода и с первым входом первого элемента

ИЛИ-НЕ, второй вход которого подключен к выходу первого элемента НЕ, а выход соединен с первым входом третьего элемента

ИЛИ; второй вход которого подключен к выходу старшего разряда четвертого преобразователя кода, а выход соединен со вторым информацйонным входом коммутатора старшего разряда коммутаторов первой группы, вторые информационные входы остальных коммутаторов первой гоуппы подключены к соответствующим выходам четвертого преобразователя кода, выход элемента И подключен ко второму входу динен со входом второго элемента НЕ, выход которого соединен с первым входом второго элемента ИЛИ вЂ” НЕ, второй вход которого соединен с выходом старшего разряподключен к управляющему входу сумматора.

На фиг, 1 приведена функциональная схема устройства управления матричным индикатором; на фиг. 2 — временные диаграммы работ генератора тактовых импульсов и трехразрядного кольцевого счетчика. устройство управления матричным индикатором содержит(см. фиг. 1) первый прелинейный код, второй преобразователь 2 кодй старших разрядов в линейный код, коммутаторы 3 первой группы, коммутаторы

4 второй группы, матричный индикатор 5, второй элементы НЕ 7, 8, третий и четвертый преобразователи 9, 10 кода, группу злементов ИСКЛЮЧАЮЩЕЕ ИЛИ 11, первый и второй элементы ИЛИ-НЕ 12, 13, первый, второй и третий элементы ИЛИ 14, 15, 16, элемент И 17, кольцевой счетчик 18 и сумматор 19.

Вход первого преобразователя 1 кода является первым информационным входом устройства, а выходы соединены с соответствующими входами четвертого преобразователя 10 кода и первыми входами соответствующих элементов И СКЛ ЮЧАЮЩЕЕ ИЛИ 11, вторые входы которых соединены с первым входом первого элемента

ИЛИ 14 и первым выходом счетчика 18, а выходы с первыми информационными входами соответствующих коммутаторов 3 первой группы, выходы которых соединены с соответствующими горизонтальными шина1785036 ми матричного индикатора 5, вертикальные позиционные коды "1 из п" и "1 из m", где и шины которого подключены к выходам соот- и m*- число разрядов Соответственно Старветствующих коммутаторов 4 второй груп- ших и младших разрядов линейных кодов. пы, первые информационные входы Устройство управления матричным инкоторых соединены с соответствующймй 5 дикатором работает следующим образом, выходами второго преобразователя 2 кода На входные информационные шины уси с соответствующими входами третьего тройства поступает йодлежащий отображепреобразователя 9 кода, выходы которого ниюсигналввидекодовмладшихистарших подключены к вторым информационным разрядов; причем код младшего разряда повходам соответствующих коммутаторов 4 10 ступает на входы преобразователя 1 кода, а второй -группы, управляющие входы -i

Третий и четвертый преобразователи 9, . старшего разряда индицируемого числа, то l0 кода преобразуют линейные коды стар- на матричном индикаторе 5 загорятся все ших и младших разрядов входного кода в элементы полных старших разрядов инди1785036 цируемого числа, имеющие удельный вес больше, чем удельный вес индицируемаго . числа младших разрядов.

Во втором такте цикла индикации (фиг.

2 в) на управляющие входы коммутаторов 3, 5

4 так же, как и в первом такте, через.первйй .. элемент ИЛИ 14 поступит высокий уровень напряжения, который обеспечит воздействие на элементы матричного индикатора 5 кодов, подводимых к первым информацион- 10 ным входам коммутаторов 3, 4.

На первые информационные входы коммутаторов 3 с выходов элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 11 поступит прямой линейный код младшего разряда 15 индицируемого числа, т.к. на вторые входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 11 с первого выхода счетчика 18 поступает низкий . уровень напряжения.

На первые информационные входы 20 коммутаторов 4 с выходов второго преобразователя 2 кода поступит увеличенный нэ

:единицу линейный код старших разрядов индицируемого числа. Т.к. в этом такте на . управляющий вход сумматора 19 с второго 25 выхода счетчика l8 через второй элемент

: ИЛИ 15, второй элемент HE 8 и второй элемент ИЛИ-НЕ 13 поступит высокий уровень напряжения, благодаря чему на выходах сумматора 19 появится увеличенный на еди- 30 ницу код старших разрядов индицируемаго числа. соответственно на выходах второго преобразователя 2 кода и первых информационных входах коммутаторов 4 появится увеличенный на единицу линейный код старших разрядов индицируемого числа.

На матричном индикаторе 5 загорятся

see элементы полных старших разрядов и неполного старшего разряда йндицируемого числа, ймеющие удельные веса меньше и 40 равные:удельному весу младших разрядов индицируемого числа. . В третьем такте цикла индикации (см. фиг, 2 г) на управляющих входах коммутаторов 3, 4 появится низкий уровень напряже. нйя. обеспечивающий воздействие на элементы матричного индикатора 5, подводимых к вторым информационным входам коммутатором 3, 4.

Еслй в коде младших разрядов ийдици- 50

pôÆorî числа отсутствуют единицы (т,е. линейный код младших разрядов ийдицируемого числа имеет вид — 000...00), то на второй информационный вход коммутатара старшего разряда коммутаторов 3 с 55 выхода первого элемента ИЛИ-НЕ 12 через третий элемент ИЛИ 16 поступает уровень логической 1, а на вторые информационные входы остальных коммутаторов 3 с выходов четвертого преобразователя 4 кода поступают уровни логического О. Уровень логического О, поступающий с выхода младшего разряда первого преобразователя 1 када на второй вход элемента И 17, запрещает передачу уровня логической 1 с третьего выхода счетчика 18 на управляющий вход сумматора 19, Поэтому код старших разря- . дов йндицируемого числа. передается через . сумматор 19 на входы второго преобразователя 2 кода без изменений, второй преобразователь 2 кода в свою очередь преобразует ега в линейный код старших разрядов этого индицируемага числа. Этот кад поступает на входы третьего преобразователя 9 кода.

На его выходе, удельный вес которого соответствует коду старшего разряда индицируемаго числа, и соединенным с ним втором информационном входе коммутатора, из коммутаторов 4 второй группы появится уровень логической 1, при этом на остальных вторых информационных входах коммутаторов 4 будет присутствовать уровень логического О.

На матричном индикаторе остается горать только один ее элемент, номер которого численно ранен входному чйслу.

Если в коде младших разрядов индицируемаго числа присутствует единица (единицы), что толька rio одному из выходов четвертого преобразователя 1 0 кода, удельный вес которого соответствует коду младшего разряда йндицируемого числа и соединенным с ним первом втором инфорМационном входе коммутатора из коммутаторов 3 первой группы появится уровень логической 1. На второй вход элемента И 17 поступит уровень логической 1, разрешающий передачу высокого уровня напряжения с третьего выхода счетчика 18 на управляющий вход сумматора 19, На выходе сумматора 19 появйтся код индицируемаго числа старшего разряда, увеличенный на единицу, и соединенным с ним втором информационном входе кбммутатора входе коммутатора из коммутаторов 4 второй группы появится уровень логической 1. Т.е. в этом случае на матричном индикаторе " остается гореть только один ее элемент, номер которого численно ранен входному числу.

Например, при индикации числа 74 (при максимальном индицируемом числе 100) на входные информационные шины устройства поступает код 0111.0100, причем, на вход первого преобразователя 1 кода подводится код 0100, а на второй информационный вход сумматора — код 0111, На выходах первого преобразователя 1 кода имеем линейный код 0000001111, на выходах четвертого преобразователя 10 кода — 0000001000, а на выходах элементов И СКЛ ЮЧАЮ ЩЕ Е ИЛ И

1785036

11 в первом такте цикла индикации имеем а с другой стороны обеспечивает снижение код 1111110000, а во втором и третьем так- мощности, потребляемой матричным индитах — 0000001111. В первом такте цйВВ - катаром, облегчает тепловой режим устройиндикациина выходесумматора имеем кбд ства и повйшает- erî надежность, а

0111 (т.к, на управляющем входе сумматора" 5 следовательно способствует увелйчению

19 уровень логического О), поэтому на выхо- срока службы. дах второго преобразователя 2 кода будем Формула изобретения иметь линейный код 0001111111. Во втором Устройство управления матричным ини третьем тактах на выходах сумматора име- дикатором, содержащее первый преобразо. ем код1000(т.к, на управляющем входе сум- 10 ватель кода, вход которого является первым матора 19 уровень логического 1), поэтому информационным входом устройства, втопри выходах второго преобразователя 2 ко- . рой преобразователь кода, коммутаторы да имеем линейный код 0011111111, а на . первой и второй групп, выходы которыхподвыходах третьего преобразователя 9 кода ключены соответственно к горизонтальным код — 0010000000.: .:.::.:-:, 15 и вертикальным шинам матричного индикаВ первом такте цикла индикации йа мат- тора, генератор тактовых импульсов, два ричный индикатор 5 воздействуют коды элемента НЕ, о т л и ч а ю щ е е с я тем, что, 1111110000 (на горизонтальные шины) и с целью повышения надежности, в него вве0001111111 (на вертикальные шины); т.о., в дены два преобразователя кода, элементы возбужденном состоянии будут находиться 20 ИСКЛЮЧАЮЩЕЕ ИЛИ, два элемента ИЛИ— элементы матричного индикатора 5 судель-: НЕ, три элемента ИЛИ, элемент И, счетчик ным весом 5, 6„.„9, 10 по младшим разря- и сумматор, первый информационный вход дам и с удельным весом 1,2,...,6,7 по которогоподМлюченкшиненулевогопотенстаршим разрядам: всего 6 х 7 = 42 элемен- циала, а второй информационный вход яв та. Во втором такте на матричный индика- 25 ляется вторым информационным входом тор 5 воздействуют воды 0000001111 и устройства, выход сумматора соединен с

0011111111 в возбужденном состоянии бу- входом второго преобразователя кода, выдут находиться элементы шкалы с удельным ход которого соединен с первыми информавесом 1,2,3,4 по младшим разрядам и c:. ционными входами коммутаторов второй удельным весам 1,2,...,7,8, по старшим раз-- 30 группы и с входами третьего преобразоварядам: всего 4 х 8 = 32 элемента.::.::: теля кода, выходы которого соединены с

В третьем такте на матричный индика- вторыми информационными входами комтор 5 воздействуют коды 0000001000 и мутаторов второй группы, управляющие

0010000000„в возбужденном состояййй на- входы которых соединейы с вьаодом первоходится только 74 ее элемент. .- ;:,: :- 35 ro элемента ИЛИ и с управляющими входаТ.о.,за первыедватакта возбуждаются ми коммутаторов первой группы, первые

42 + 32 = 74 элемента, а в третий такт воз- информационнйе входы которых подключебуждается только 74-й элемент.",.""-: .... ны "к выходам соответствующих элементов

Потребление электроэнергии, поступка-: ИСКЛЮЧА)ОЩЕЕ ЙЛИ, первые входы котоющей от источника питания для индикации 40 рых подключены к соответствующим входам входного кода, в предлагаемом устройстве первого vi к соответствующим входам четна 16g меньше, чем в прототипе, в резуль- вертого преобразователя кодов, а вторые . тате этоготакже на 16; снижается нагрузка входы соединены с первым выходом счетчина выходные цепи коммутаторов.. ... ка и с первым входом первого элемента

Причем, яркость свечения элементов"" 45 ИЛИ, второй вход которого соединен с персветовой шкалы, номер которого coOTBFTGT вым входом второго элемента ИЛИ и с втовует величине входногокода, на16 j прево- рым выходом счетчика, тактовый вход шает яркость свечения любого из которого подключен к выходу генератора возбужденных элементов матрицы прототи- тактовых импульсов, а третий выход соедипа и в два раза выше яркости свечения лю- 50 нен с входом первого элемента НЕ и с пербогоизостальныхвозбужденныхэлементов вым входом элемента И, второй вход матричного индикатора предлагаемогоуст- которого соединен с выходом младшего ройства. =:-:-=-:---- " разряда первогб преобразователя кода и с

Это обстоятельство с одной сторойМ первым входом первогозлемента ИЛИ вЂ” HE, обеспечивает увеличение достоверностей 55 второй вход которого подключен к выходу индикации результатов измерения, т.к. от- первого элемента НЕ, а выход соединен с сутствие ярко светящегося элемента в кбн - — первым входом третьего элемента ИЛИ, це матричного индикатора предупреждает . второй вход которого подключен к выходу оператора о неисправности матричного йн- старшего разряда четвертого преобразовадикатора или электронных схем устройства, теля кода, а выход соединен с вторым ин1785036

12 формационным входом коммутатора старшего разряда коммутаторов первой группы, вторые информационные входы остальных коммутаторов первой группы подключены к соответствующим выходам четвертого преобразователя кода, выход элемента И подключен к второму входу второго элемента

ИЛИ, выход которого соединен с входом второго элемента НЕ, выход которого соединен с первым входом второго элемента

ИЛИ-НЕ, второй вход которого соединен с

5 выходом старшего разряда третьего преобразователя кода, а выход подключен к управляющему входу сумматора, 1785036

Л

Ет.7

sj u2

Pm- .7 сто

Составитель В. Сидоров

Редактор С. Кулакова Техред М.Моргентал Корректор Е. Папп

Заказ 4368 Тираж, . Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж 35, Раушская наб„4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101