Устройство для контроля аналогового сигнала

 

Использование: для индентификации переменных аналоговых сигналов и диагностирования и отладки систем. Сущность изобретения: устройство содержит блок задания эталонов и управления, сумматор, счетчик адреса, первый и второй счетчики, счетчик циклов контроля, счетчик циклов подстройки, схему сравнения, буферный регистр , аналого-цифровой преобразователь, триггер пуска, генератор синхроимпульсов, триггер адреса, триггер сбоя, триггер конца периода контроля, триггер отключения. триггер переключения, два элемента ИЛИ, элемент И. 5 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я)5 G 05 В 23/02

ГОСУДАРСТВЕН!-ЮЕ ПАТЕНТНОЕ

ВЕДОМСТВО СССР (ГОСПАТЕНТ СССР) ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4870816!24 (22) 01.10.90 (46) 23.02.93. Бюл, N 7 (71) Научно-исследовательский институт микротехники (72) Н,И.Великородов, В.П.Садырин, А,В.Пименов, И.Д.Гапоров. В.К. Гаврилов, В.С.Харченко, Г.Н.Тимонькин, С.А.Соколов, С.Н.Ткаченко и С.П.Карлаш (56) Авторское свидетельство СССР

¹ 1376088, кл. G 06 F 11/16, 1986.

Авторское свидетельство СССР

N 1730611, кл. G 06 F 11/16, 1989.

Авторское свидетельство СССР

К 1667079, кл. G 06 F 11/16, 1989..Изобретение относится к автоматике и вычислительной технике и может быть использовано для идентификации аналоговых сигналов. поступающих на вход устройства от различных объектов, а также в средствах контроля диагностирования и отладки сис.тем.

Известно устройство для контроля последовательности импульсов, содержащее одновибратор, селектор, счетчики, элементы НЕ, элементы И.

Известно также устройство, содержа. щее счетчики, постоянное запоминающее устройство, блок сумматоров по модулю два, регистры, триггеры, генератор синхро- импульсов, элементы И, одновибраторы.

Недостатком этих устройств является невозможность контроля пачек импульсов с

„„ 4.1 „„1797097 А1 (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ АНАЛОГОВОГО СИГНАЛА (57) Использование; для индентификации переменных аналоговых сигналов и диагностирования и отладки систем. Сущность изобретения: устройство содержит блок задания эталонов и управления, сумматор, счетчик адреса, первый и второй счетчики, счетчик циклов контроля, счетчик циклов подстройки, схему сравнения, буферный регистр, аналого-цифровой преобразователь, триггер пуска, генератор синхроимпульсов, триггер адреса, триггер сбоя, триггер конца периода контроля, триггер отключения, триггер переключения, два элемента ИЛИ,. элемент И. 5 ил. произвольным количеством импульсов в пачке и отсутствие возможности контроля одной из нескольких возможных последовательностей импульсов, т,е. узкая область применения. . Наиболее близким к предлагаемому является устройство для контроля аналоговых сигналов, содержащее постоянное запоминающее устройство, оперативное запоминающее устройство, семь счетчиков, сумматор, аналого-цифровой преобразователь, регистр, сравнивающее устройство, три триггера, генератор синхроимпульсов, группу ЗИ-ИЛИ, два элемента И, два элемента ИЛИ, причем группа выходов первого счетчика соединена с группой входов постоянного запоминающего устройства, первый выход которого соединен с разрешающим

1797097 входом первого счетчика, вторая группа выходов постоянного запоминающего устройства соединена с группой информационных входов третьего счетчика и группой информационных входов пятого счетчика, третья группа выходов постоянного запоминающего устройства соединена с группой информационных входов четвертого счетчика и группой информационных входов пятого счетчика, четвертый выход постоянного запоминающего устройства соединен с первым разрешающим входом пятого счетчика, пятый выход постоянного запоминающего устройства соединен с вторым разрешающим входом пятого счетчика, инверсным разрешающим входом третьего счетчика, инверсным рарешающим входом четвертого счетчика и первым входом первого элемента И группы ЗИ вЂ” ИЛИ, шестая группа выходов постоянного запоминающего устройства соединена с первой группой входов сравнивающего устройства, выход третьего счетчика соединен с первым входом второго элемента И группы ЗИ вЂ” ИЛИ, выход четвертого счетчика соединен со счетным входом пятого счетчика, группа выходов которого соединена с группой первых входов сумматора, первый выход постоянного запоминающего устройства также соединен с вторым инверсным входом первого элемента И группы ЗИ-ИЛИ, вторым инверсным входом второго элемента И группы.ЗИ-ИЛИ, первым входом третьего элемента И группы

ЗИ вЂ” ИЛИ, группа выходов аналого-цифрового преобразователя соединена с группой информационных входов регистра, группа выходов которого соединена с второй группой входов сравнивающего устройства и первой группой информационных входов оперативного запоминающего устройства, второй выход сравнивающего устройства соединен с вторым информационным входом оперативного запоминающего устройства, группа выходов первого счетчика также соединена с третьей группой информационных входов оперативного запоминающего устройства, разрешающий инверсный вход подключен к корпусу, группа выходов второго счетчика подключена к группе адресных входов оперативного запоминающего устройства, выход шестого сигнала соединен с входом первого триггера, выход седьмого счетчика соединен с входом второго триггера, выход триггера пуска соединен с входом генератора синхроимпульсов, первый выход которого соединен с третьим входом первого элемента И группы

ЗИ-ИЛИ, вторым входом третьего элемента

И группы ЗИ вЂ” ИЛИ и синхровходом третьего счетчика, второй выход генератора синхроимпульсов соединен с синхровходами регистра четвертого и пятого счетчиков, третий выход генератора синхроимпульсов соединен с первым входом первого элемента И, 5 первый выход сравнивающего устройства соединен с первым входом второго элемента И, второй выход сравнивающего устройства соединен с вторым входом первого элемента И, выход которого соединен со

10 счетными входами шестого и седьмого счетчиков, управляющим входом оперативного запоминающего устройства и первым входом первого элемента ИЛИ, выход которого соединен со счетным входом второго счет15 чика, третий выход генератора синхроимпульсов также соединен с вторым входом. второго элемента И, выход которого соединен с входом установки в ноль шестого счетчика, выход шестого счетчика также

20 соединен с первым входом второго элемента ИЛИ, выход седьмого счетчика также соединен с вторым входом второго элемента

ИЛИ, выход которого соединен с входом установки в ноль триггера пуска, выход, 25 группы ЗИ-ИЛИ соединен с синхровходом первого счетчика, группа информационных входов первого счетчика является входом устройства, группа входов аналого-цифрового преобразователя является входом уст 30 ройства, группа информационных входов и синхровход второго счетчика является входом устройства, второй вход первого элемента ИЛИ является входом устройства, вход триггера пуска является входом уст35 ройства, третий вход второго элемента ИЛИ является входом устройства. группа входов оперативного запоминающего устройства. является входом устройства, выход первого триггера является входом устройства, выход

40 второго триггера является выходом устройства.

Недостатком этого устройства является невозможность подключения к входу, на который поступают контролируемые сигналы, 45 в любой момент времени, а также невозможность автоматической подстройки и организации контроля. Указанная причина значительно сужает область применения устройства, Если на его основе nollblTBTbcR

50 реализовать автоматическую подстройку, то потребуется для этого ввести в память все возможные варианты значений аналогового сигнала и сравнивать их с теми значениями, которые приходят на вход устроиства.

55 Это потребует значительного увеличения объема памяти устройства.

Целью изобретения является расширение области применения устройства путем обеспечения его автоматической подстройки при контроле изменяющихся сигналов.

1797097

Поставленная цельдостигается тем, что выходы которых являются одноименными в устройство для контроля аналогового сиг- выходами устройства, выход элемента И сонала, содержащее блок задания эталонов и единен со счетным входом счетчика циклов управления, сумматор, счетчик адреса, пер- контроля и первым входом второго элеменвый и второй счетчики, счетчик циклов кон- 5 та ИЛИ, выход которого подключен к входу троля, счетчик циклов подстройки, схему сброса второго счетчика, а второй вход — к сравнения, буферный регистр, аналого- выходу первого счетчика и второму входу цифровой преобразователь, триггер пуска, первого элемента ИЛИ, соединенного выхогенератор синхроимпульсов, триггер сбоя, дом с входом сброса триггера переключетриггер отключения, первый и второй эле- 10 ния и счетным входом счетчика циклов менты ИЛИ, элемент И, причем первая подстройки, выход переключения которого группа выходов блока задания эталонов и соединен с установочным входом триггера управления соединена с первой группой отключения, выходом связанного с входами информационных входов схемы сравнения. сброса триггера пуска и счетчика циклов группа выходов счетчика адреса соединена 15 контроля, подключенного выходом перес группой адресных входов младших разря- полнения к установочному входу триггера дов блока задания эталонов и управления, конца периода контроля и входу сброса . группа выходов аналого-цифрового преоб- счетчика циклов подстройки. разователя соединена с группой информа- Сущность изобретения заключаеся в ционных входов буферного регистра, 20 расширенииобласти применения устройстгруппа выходов которого соединена с пер- ва за счет обеспечения возможности произвой группой входов сумматора, группа вы- вольного включения устройства в работу и ходов которого соединена с второй группой осуществления автоматической подстройки информационных входов схемы сравнения, процесса контроля без значительного увевыход переполнения первого счетчика сое- 25 личения объема памяти, динен с первым входом первого элемента Введение триггера адреса необходимо

ИЛИ, выход второго счетчика связан с вто- для обеспечения двух режимов работы устрым входом первого элемента ИЛИ и вхо- ройства: подстройки и контроля. .дом установки триггера сбоя, вход . Введение триггера конца периода конттриггера пуска является входом запуска ус- 30 роля необходимо для выдачи сигнала польтройства, а выход соединен с входом запу- зователя устройством об окончании цикла ска генератора синхроимпульсов, первый контроля. выход которого соединен с синхровходом Введение триггера переключения необбуферного регистра, а второй выход гене- ходимо для организации автоматической ратора синхоимпульсов соединен с первым 35 подстройки к контролируемому сигналу. входом элемента И, введены триггер адре- При использовании предлагаемого устса, триггер конца периода и.триггер пере- ройтва может быть получен положительный ключения, первый выход генератора эффект, состоящий в расширении области синхроимпульсов соединен со счетным вхо- применения и уменьшении объема оборудодом счетчика адреса, вход сброса которого 40 вания на 70 — 807,. связан с входом сброса триггера адреса и На фиг, 1 представлена функциональинверсным выходам триггера переключе- ная схема устройства для контроля аналогония, подключенного прямым выходом к вхо- . вого сигнала: на фиг, 2 — временная дам разрешения счета первого и второго диаграмма функционирования устройства, счетчиков, второй выход генератора синх- 45 на фиг. 3 — модель процесса контроля; на роимпульсов соединен с тактовым входом фиг. 4 — алгоритм контроля; на фиг. 5— схемы сравнения, первый выход которого прошивка памяти, подключен к входу сброса первого счетчика Устройство для контроля аналогового и установочному входу триггера переключе- сигнала содержит блок задания эталонов и ния, а второй выход — к счетным входам 50 управления 1, сумматор 2, счетчик адреса 3, первого и второго счетчиков, выход пере- первый 4 и второй 5 счетчики, счетчик цикполнения счетчика адреса соединен с уста- лов контроля 6, счетчик циклов подстройки новочным входом триггера адреса, 7, схему сравнения 8, буферный регистр 9, подключенного выходом к адресному входу аналого-цифровой преобразователь 10, блока задания эталонов и управления, вто- 55 триггер пуска 11; генератор синхроимпульрая группа выходов которого соединена с сов 12, триггер 13, триггер сбоя 14, триггер второй группой входов сумматора, первый конца периода контроля 15, триггер отклювыход — с вторым входом элемента И, а чения 16, триггер переключения 17, первый второй выход — с входами сброса триггеров 18 и второй 19 элементы ИЛИ. элемент И 20, отключения конца периода контроля и сбоя; .вход пуска 21 устройства, информационный

1797097

30

50

55 вход 22 устройства, первычй 23, второй 24 и третий 25 выходы устройства. Группа вторых выходов 12. блока задания эталонов и управления 1 соединена с группой первых входов схемы сравнения 8, группа выходов счетчика адреса 3 соединена с группой входов А2 блока задания эталонов и управления 1, группа выходов аналого-цифрового преобразователя 10 соединена с группой информационных входов буферного регистра 9, группа выходов которого соединена с первой группой входов сумматора 2, группа выходов которого соединена с группой информационных входов схемы сравнения 8, выход переполнения первого счетчика 4 соединен с первым входом первого элемента

ИЛИ 18, выход второго счетчика 5 соединен с вторым входом первого элемента ИЛИ 18 и входом установки триггера сбоя 14, вход триггера пуска 11 является входом запуска, а выход соединен с входом генератора синхроимпульсов 12, первый выход 12.1 которого соединен с синхровходом буферного регистра 9, а второй выход генератора синхроимпульсов 12 соединен с первым входом элемента И 20, первый выход генератора импульсов 12 соединен со счетным входом счетчика адреса 3, вход сброса которого связан с входом сброса триггера адреса 13 и с инверсным выходом триггера переключения 17, подключенного прямым выходом к входам разрешения счета nepaoro 4 и второго 5 счетчиков, второй выход генератора синхраимпульсов 12 соединен с тактовым входом сравнения 8, первый выход которой подключен к входу сброса первого счетчика

4 и установочному входу триггера переключения 17, а второй выход — к счетным входам первого 4 и второго 5 счетчиков, выход переполнения счетчика адреса 3 соединен с установочным входом триггера адреса 13, подключенного выходом к адресному входу блока задания эталонов и управления 1, вторая группа выходов которого соединена с второй группой входов сумматора 2, первый выход — с вторым входом элемента И 20, а второй выход — c входами сброса триггеров отключения 17, конца периода контроля 15 и сбоя 14, выходы которого являются одно.именными выходами устройства, выход элемента Yi 20 соединен со счетным входом . счетчика циклов 6 контроля и с первым входом второго элемента ИЛИ 19, выход которого подключен к входу сброса второго 5 счетчика, а второй вход — к выходу первого счетчика 4 и второму входу первого элемен. та ИЛИ 18, соединенного выходом с входом сброса триггера переключения 17 и счетным входом счетчика циклов подстройки 7, выход переполнения которого соединен с установочным входом триггера отключения

16, входом связанного с входами сброса триггера пуска 11 и счетчика циклов контроля 6, подключенного выходом переполнения к установочному входу триггера конца периода контроля 15 и входу сброса счетчика циклов подстройки 7.

Назначение основных функциональных элементов устройства для контроля аналоговых сигналов состоит в следующем

Блок задания эталонов и управления 1 предназначен для хранения и выдачи значений аналогового сигнала в контрольные моменты времени в двоичном коде, а также для хранения информации о величине допустимого отклонения аналогового сигнала от заданного значения.

Сумматор 2 предназначен для получения разности между сигналом (кодом), подаваемым на вход устройства и хранящимся в памяти блока задания эталонов и управления, Он может быть выполнен на основе обычного двоичного сумматора (микросхема К155ИМ1) (Цифровые устройства систем связи и управления/Под ред. А,Е.Амбросова. — MO СССР, 1985, с, 63 — 64, пример 1.12), на первый вход которого подается код эта- лона, а на второй вход — код контролируемо-. го сигнала в дополнительном коде.

Преобразование в дополнительный код может быть осуществлено на основе известных микросхем (тот же иточник, с. 46-56), Счетчик адреса 3 предназначен для ад- ресации блока задания эталонов и управления. Первый счетчик 4 предназначен для адресации блока задания эталонов и управления 1. Второй счетчик 5 предназначен для подсчета тактов за один цикл контроля, в течение которых входной сигнал отличается от заданного значения. Счетчик циклов контроля 6 предназначен для организации цикла контроля. Счетчик циклов подстройки 7 предназначен для подсчета циклов, в течение которых происходила подстройка устройства. Схема сравнения 8 предназначена для сравнения отклонения от заданного значения .аналогового сигнала с допустимым отклонением. Буферный регистр 9 предназначен для записи значения величины аналогового сигнала в двоичном коде в контрольные моменты времени. Аналогоцифровой преобразователь 10 предназначен для преобразования аналогового. сигнала в двоичный код. Триггер пуска 11 предназначен для пуска аостановки устройства. Генератор синхроимпульсов 12 предназначен для синхронизации рабаты устройства. Триггер адреса 13 предназначен для перевода устройства из режима подстройки в режим контроля, Триггер сбоя 14

1797097

30

40

55 предназначен для записи и выдачи на выход сигнала о превышении длительности сбоя в периоде. Триггер конца периода контроля

1S предназначен для выдачи информации на выход устройства об окончании цикла контроля, Триггер отключения 16 предназначен для отключения устройства при превышении циклов подстройки и выдачи информации на выход устройства, Триггер переключения 17 предназначен для установки устройства в исходное состояние, для организации автоматической подстройки, а также для управления работой счетчиков 4 и 5. Первый 18 и второй 19 элементы ИЛИ и элемент И 20 предназначен для управления работой устройства.

Модель процесса контроля показана на фиг 3. Устройство может реагировать на различные виды отклонений сигнала от нормы, В случае "а" до начала отрезка времени гсбоя проходил нормальный контроль аналогового сигнала, Сигнал находился в допустимых пределах. Начиная с момента времени to, сигнал вышел за допустимые пределы. Устройство организует отсчет времени относительно, в течение которого сигнал отличается от заданного. Если время т сбоя превысит допустимое время, то происходит установка устройства в исходное состояние, и цикл подстройки и контроля повторяется заново. В том случае, если количество циклов подстройки превышает допустимое число, то произойдет останов устройства и на выход будет выдан сигнал

"ненорма".

В случае "б" в моменты времени t>, t2, тз произошли сбои. Сигнал вышел эа границы допуска, Устройство подсчитывает суммарную длительность сбоев за период, и, если она превышает допустимую для таких видов сбоев, то происходит установка в исходное состояние, и циклы подстройки и контроля повторяются. Если количество циклов превысит допустимое значение, то на выходе.устройства формируется сигнал "ненорма" и происходит отключение устройства.

В случае "в" происходит сбой. длительность которого меньше допустимого, однако превышает допуск по амплитуде. Его значение хранится в устройстве в течение одного цикла, а затем стирается.

Принцип действия устройства для контроля аналогового сигнала заключается в следующем, Алгоритм контроля показан на фиг. 4.

В начальный момент времени счетчики адреса 3, первый 4, второй 5, циклов контроля 6. циклов подстройки 7, триггеры пуска

11. адреса 13. сбоя 14, конца периода контроля 15, отключения 16, переключения !7, буферный регистр 9 находятся в нулевом состоянии. Цепи установки исходного состояния условно не показаны.

По пусковому импульсу, подаваемому на вход 21, триггер пуска 11 переходит в единичное состояние, По единичному сигналу с выхода триггера пуска 11 запускается генератор синхроимпульсов 12.

По единичному сигналу с инверсного выхода триггера переключения 17 запрещается счет импульсов в счетчике адреса 3 и удерживается в нулевом состоянии триггер адреса 13, Нулевым сигналом с прямого выхода триггера переключения 17 запрещается счет импульсов в первом 4 и ватором 5 счетчиках.

Так как счетчик адреса 3 находится в нулевом состоянии. то на выходах 1.1 блока задания эталонов и управления 1 присутствует значение сигнала в первой контрольной точке аналогового сигнала, на выходах

1.2-значение допустимого отклонения аналогового сигнала от заданного значения, а на выходе 1,4 в первой микрокоманде присутствует сигнал единичного уровня. который подается на входы установки в ноль триггеров сбоя 14, конца периода контроля

15, отключения 16.

На вход аналого-цифрового преобразователя (АЦП) 10 подается аналоговый сигнал, который преобразуется в двоичный код и с выхода АЦП 10 подается на группу информационных входов буферного регистра

9. По каждому синхроимпульсу с выхода

12,1 генератора синхроимпульсов 12, подаваемому на вход синхронизации буферного регистра 9, в буферный регистр 9 в параллельном коде записывается информация о значении аналогового сигнала в контрольных точках. Информация о заданном значении аналогового сигнала в первой контрольной точке подается с группы выходов блока задания эталонов и управления 1 на первую группу входов сумматора 2. На вторую группу входов сумматора 2 подается информация с группы выходов буферного регистра 9. Так как сумматор 2 вычитающий, то на выходе сумматора выдается разность между значениями аналогового сигнала и его заданным значением, С выхода 12,2 генератора синхроимпульсов 12 импульсы подаются на первый вход элемента И 20 и на.разрешающий вход схемы сравнения 8. В схеме сравнения 9 происходит сравнение отклонения аналогового сигнала от заданного, поступающего с группы выходов сумматора 2, и допустимого отклонения, поступающего с группы выхо1797097

10

20

2 получают разницу между значением аналогового сигнала и его заданным значени- 35

50 вход триггера конца периода контроля 15 и 55 дов 1.2 блока задания эталонов и управления 1.

Как только на выходе А схемы сравнения 8 появится единичный сигнал, это свидетельствует о том, что значение аналогового сигнала вошло в допустимую

"трубку" и устройство "поймало" начало отсчета. По сигналу с выхода А схемы сравн ения 8 триггер переключения 17 устанавливается в единичное состояние. По единичному сигналу с прямого выхода триггера переключателя 17, который подается на разрешающие входы первого 4 и второго

5 счетчиков, разрешается счет импульсов в первом 4 и втором 5 счетчиках. Нулевой сигнал с инверсного выхода триггера переключения 17 поступает на вход установки в ноль счетчика адреса 3, разрешая счет импульсов;и на входустановки в нольтриггера адреса 13. Далее работа устройства происходит следующим образом. По следующему импульсу с выхода 12.1 генератора синхроимпульсов 12 в буферный регистр 9 записывается значение аналогового сигнала в следующей точке, а счетчик адреса 3 переадресуется, и нэ выходах 1.1 блока задания эталонов и управления 1 появляется заданное значение аналогового сигнала во второй контрольной точке, а на выходах 1.2 блока задания эталонов и управления 1 появляется значение допустимого отклонения значения аналогового сигнала от заданного для данной контрольной точки. В сумматоре ем. На входы схемы сравнения 8 подаются значения отклонения аналогового сигнала от нормы и допустимое отклонение сигнала, и происходит их сравнение. Если отклонение не превышает допустимого. то данный цикл повторяется.

В последней микрокоманде на выходе

1.3 блока задания эталонов и управления 1 появляется сигнал единичного уровня, По синхроимпульсу с выхода 12.2 с генератора синхроимпульсов 12 сигнал с выхода 1,3 блока задания эталонов и управления 1 подается на счетный вход счетчика числа циклов контроля 6 через элемент И 20 и переадресует его. По прошествии заданного числа циклов контроля, определяемого разрядностью счетчика циклов контроля б, на выходе переполнения счетчика появляется единичный сигнал, который подается на устанавливает его в единичное состояние.

На выходе 24 устройства появляется единичный сигнал, что свидегельствует о завершении очередного цикла Если на выходе 23 устройства отсутствует си пал, то сбоев в периоде не было, При переполнении счетчика адреса 3 на выходе переполнения появляется единичный сигнал, который устанавливает триггер адреса 13 в единичное состояние, Единичный сигнал с выхода триггера 13 поступает на вход А1 блока задания эталонов и управления 1 и переводит

его на подпрограмму контроля (см,прошивку памяти на фиг;5). Обнуление триггеров сбоя 14, конца периода контроля 15 и отключения 16 происходит по единичному сигналу с выходд 1.4 блокд зддания эталонов и управления 1, который присутствует в первой микрокоманде.

В случае, если после разрешения сче. э в счетчиках адреса 3, первом 4 и втором 5 отклонение сигнала начнет превышать допустимое значение, на выходе А> схемы сравнения 8 появится единичный сигнал, который поступит на счетные входы первого счетчика 4 и второго 5 и переадресует их.

Если сбой непрерывен (cM. фиг.За), то оба счетчика будут продолжать отсчет тактов, в течение которых будет идти сбой. По превы5 шении допустимого числа тактов нэ выходе переполнения первого счетчика 4 и второго

5 появятся единичные сигналы. Единичный сигнал с выхода второго счетчика 5 попадает нд вход триггера сбоя 14 и устанавливает его в единичное состояние. Единичный сигнал на выходе первого входа 23 будет свидетельствовать о том, что в периоде произошел сбой, Единичный сигнал с выхо- да первого счетчика 4, пройдя через элемент

ИЛИ 18, установит в ноль триггер переключения 17 и переадресует счетчик циклов подстройки 7, По единичному сигналу с выхода первого счетчика 4 через второй элемент ИЛИ 19 второй счетчик 5 устанавливается в нулевое положение. По нулевому сигналу с прямого выхода тригге. ра переключения 17 происходит запрещение счета импульсов в первом 4 и втором 5 счетчиках. Единичным сигналом с инверсного выхода триггера переключения 17 счетчик адреса 3 и триггер адреса 13 устанавливаются в нулевое положение. С этого момента времени устройство переходит в "следящий" режим и снова готово к осуществлению подстройки.

Если число сбоев не превысило допустимое число тактов, то при появлении единичного сигнала на выходе А» - схемы сравнения 9 первый счетчик 4 устанавливается в нулевое положение.

Если в течение периода контроля сбои не повторяются, то по окончании периода контроля сигналом с выхода 1.3 блока задания эталонов и управления 1 через элемент

1797097 вом состояии триггер переключения 17. который в свою очередь запрещает переадресовку счетчика адреса 3 и запрещает счет первому 4 и второму 5 счетчикам, Во втором такте разность между программным значением и значением аналогового сигнала. пришедшего на вход 22 устройства, становится допустимой, и на выходе 8,А появляется единичный сигнал, который переводит триггер переключения 17 в единичное состояние. Триггер переключения разрешает переадресовку счетчика адреса 3, а также разрешает счет первому 4 и второму 5 счет10 чикам.

При переполнении счетчика адреса 3 (этот отрезок работы на временной диаграмме не показан) единичным сигналом с выхода переполнения триггер адреса 13 переводится в единичное состояние. Единичный сигнал с выхода триггера адреса 13 переводит блок задания эталонов и управления 1 на вторую страницу памяти (см.фиг;

5). Далее идет режим контроля. В тридцать пятомтакте происходитсбой. Значениеана20

30 логового сигнала вышло за рамки допустимого (значения на выходах 1.2 блока задания эталонов и управления 1 и выходах сумматора 2). На выходе 8.А> схемы сравнения 8 появляется нулевой сигнал, который прекращает обнуление первого счетчика 4, На выходе 8.А> появляется единичный сигнал. В последующих тактах сбой не прекращается. Счетчики продолжают считать длительность сбоя, В тридцать восьмом такляются единичные сигналы, которые, пройдя через пятый элемент ИЛИ 18, обнуляют триггер переключения 17, Единичный сигнал с инверсного выхода триггера переключения 17 подается на входы установки в ноль счетчика адреса 3 и триггера адреса 13 и обнуляет их. Устройство снова переходит в режим подстройки, Техническое преимущество заявленного устройства состоит в расширении области применения устройства за счет возможности произвольного включения и автоматической подстройки, 40

Формула изобретения

Устройство для контроля аналогового сигнала, содержащее блок задания эталонов и управления, сумматор, счетчик адресравнения, буферный регистр, аналого-цифровой преобразователь, триггер пуска, генератор синхроимпульсов, триггер сбоя, триггер отключения, первый и второй элеса, первый и второй счетчик, счетчик циклов менты ИЛИ и элемент И, первая группа выконтроля, счетчик циклов подстройки, схему ходов блока задания эталонов и управления

И 20 и второй элемент ИЛИ 19 второй счетчик 5 устанавливается в нулевое положение.

Если в течение периода сбои повторяются (см. фиг, 3 б) и их суммарное число превысило допустимое значение, то на выходе переполнения второго счетчика 5 появляется единичный сигнал, котрый подается на вход триггера сбоя 14 и устанавливает его в единичное положение, а также через первый элемент ИЛИ 18 поступает на вход установки в ноль триггера переключения 17 и обнуляет его. Устройство переходит в исходное состояние. Единичный сигнал с выхода первого элемента ИЛИ 18 также поступает на счетный вход счетчика циклов подстройки 7 и переадресует его.

Если в течение цикла контроля (величина цикла определяется разрядностью счетчика циклов контроля 6) каличество циклов подстройки превысит допустимое значение, то на выходе счетчика циклов подстройки 7 появляется сигнал единичного уровня, который поступает на вход триггера отключения

16 и устанавливает его в единичное состояние. Единичный сигнал с выхода триггера отключения 16 поступает на вход установки в ноль триггера пуска 11 и обнуляет его, т.е, происходит отключение устройства, Также единичный си нал с выхода триггера отключения 16 поступает на вход установки в ноль счетчика циклов контроля 6 и обнуляет его. поступает на третий информационный выход 25 устройства и сигнализирует пользователю устройством об отключении устройства контроля. Обнуление триггера отключения 16 производится при последующем включении устройства единичным сигналом с выхода 1.4 блока задания эталонов и управления 1.

На фиг. 2 показан пример работы устройства.

В первом и втором тактах после запуска устройства идет подстройка, Так как в первом такте разность между программным значением аналогового сигнала и значением аналогового сигнала, который пришел на вход 22 устройства, больше допустимой, то на выходе схемы сравнения 8 А присутствует нулевой сигнал, удерживающий в нуле35 те происходит переполнение счетчиков первого 4 и второго 5. На их выходах появ1797097 соединена с первой группой информационных входов схемы сравнения, группа выходов счетчика адреса соединена с группой адресных входов младших разрядов блока задания эталонов и управления, группа выходов аналого-цифрового преобразователя соединена с группой информационных входов буферного регистра, группа выходов которого соединена с первой группой входов сумматора, группа выходов которого соединена с второй группой информационных входов схемы сравнения, выход переполнения первого счетчика соединен с первым входом первого элемента ИЛИ, выход второго счетчика связан с вторым входом первого элемента ИЛИ и с входом установки триггера сбоя, выход триггера пуска являет. ся входом запуска устройства, а выход соединен с входом запуска генератора синхроимпульсов, первый выход которого соединен с синхровходом буферного регистра, а второй выход генератора синхроимпульсов соединен с первым входом элемента И, о т л и ч а ю щ е е с я тем, что, с целью расширения области применения устройства путем обеспечения его автоматической подстройки при контроле изменяющихся сигналов, устройство содержит триггер адреса, триггер конца периода контроля и триггер переключения, первый выход генератора синхроимпульсов соединен с счетным входом счетчика адреса, вход сброса которого связан с входом сброса триггера адреса и с инверсным выходом триггера переключения, подключенного прямым выхо-. дом к входам разрешения счета первого и второго счетчиков, второй выход генератора синхроимпульсов соединен с тактовым входом схемы сравнения, первый выход которой подключен к входу сброса первого счетчика и установочному входу триггера переключения, а второй выход — к счетным входам первого и второго счетчиков, выход переполнения счетчика адреса соединен с установочным входом триггера адреса, подключенного выходом к адресному входу блока задания эталонов и управления, вторая группа выходов которого соединена с второй группой входов сумматора, первый выход — с вторым входом элемента И, а второй выход — с входами сброса триггеров отключения, конца периода контроля и сбоя, выходы которых являются одноименными выходами устройства, выход элемента

И соединен со счетным входом счетчика циклов контроля и с первым входом второго элемента ИЛИ, выход которого подключен к входу сброса второго счетчика, а второй вход — к выходу первого счетчика и ко вто-. рому входу первого элемента ИЛИ, соединенного выходом с входом сброса триггера переключения и со счетным входом счетчи- . ка циклов подстройки, выход переполнения которого соединен с установочным входом триггера отключения, выходом связанного с входами сброса триггера пуска и счетчика циклов контроля, подключенного выходом переполнения к установочному входу триг- гера конца перехода контроля и к входу сброса счетчика циклов подстройки.

1797097

1797097

1797097

/О

/О (0

/О

/О

/а (0

/О

/д

/О

/О

М

/О

0 (О

/д (О (О (0

/О

/Ф

/О (д

Фе 5

Составитель А.Пйменов

Техред М.Моргентал Корректор M.Têà÷

Редактор Г.Бельская

Заказ 653 Тираж Подписное

ВНИИПИ.Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул,Гагарина, 101

О

О

О а

О

0 д д

О

О

О

О

О

О

0

ОООО0

ОООО f

00Df 0

000(/

00(00 оооо

00f /О

00 «

О/ РОО

Of 00(О/01 О д/ОФ /

0f ОО

О/ (О./

af t f О

О/((т (ОООд /0 ОО/ /ОО гб

f 70(/

/О(ОО

О<О<

ООО

fgf f<

«иоо

4 fggf

1(д /О

ff0f f

fff DD

ff1 gf

fff ГО

/1/ Ф1 ооаоа

О ООО1

ИОО1О ооо/ s

ÎÎf OO

00f Of

00f f0

ОО((f

Of ООО

О т О О т

ОY д(О

О1 01(0f

Pf f01

О /(О

О

00 ООО

ООО О(О0 О 8 О

00Of /

00 fOO

OOf д/

ОР7 (О дО/f f

О ОООО

О (ОО/

О(010

áf Off

01 (00

of (а1

Of 4f6

Of 8ХХ

0(О/

О(o(0I д(О/

g(0(0(O(О( и

О/ д/

О(Ог

О(О/

От

0(О/

0(О/

О(О/ д(0/

О(Ol

О(О(000 0

ОООО /

000 (O

000((OOt O0

g t g l

ОВ((О

oot/ t

О(000 а(ОО/

О(о / О

0(0(I

OlI O0

0tt 0l

Of(r ä (t РООО

t O0Oi (00/О

t00/ / (О(ОО !

0(0/

/О(/О !

Ое (/

I /ООО

/tOO(t.t D (0 (l0/ /

It (OO ((/О (tt(IO

tI(l I

О 00

0000 l

О ОО (.0

aOOI /

ОО lОО

00 I Î I

00t /О

00tIl

О (O gg

0/00l

Dt 0l0

ОID((О(/ÄO де tgl

OI i/0

Ое (/

I 0000

/ 006 l

I@0(O

l 00/ / (О/g g (О/ О l (О(/g

id(ll

l lOg0

/дд/

lD t 0 (f0/l

I((00

tr (0l

lll l0

l l(i l