Умножитель частоты

 

Изобретение относится к вычислительной технике и может быть использовано , например, в синхронизируемых синтезаторах периодических сигналов сложной формы. Цель изобретения - повышение точности умножения частоты. Умножитель частоты содержит формирователь 1 импульсов, источник 2 опорного напряжения , три триггера 3, 4, 13, четыре элемента И 15, 16, 17, 17, фильтр 6 нижних частот, коммутатор 7, управляемый генератор 8 импульсов , два формирователя 9, 19 импульсов сброса, два фазовых детектора 10, 11, элемент ИЛИ-НЕ 12, ключ 14, два делителя 15, 20 частоты, три счетчика 21, 24, 26, дешифратор 22, одновибратор 23 и реверсивный счетчик 25, соединенные между собой функционально.3 ил.

СОК)3 СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ

ВЕДОМСТВО СССР (ГОСПАТЕНТ СССР) ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4885012/24 (22) 21.11.90 (46) 23.02.93, Бюл. N 7 (71) Киевский политехнический институт им.

50-летия Великой Октябрьской социалистической революции (72) А.И,Нестеров (56) Авторское свидетельство СССР

М 834697, кл. G 06 F7/52,,1981. . Авторское свидетельство СССР

М 1179334, кл. G 06 F 7/68, 1985. (54) УМНОЖИТЕЛЬ ЧАСТОТЫ (57) Изобретение относится к вычислительной технике и может быть использовано. например, в си,нхронизируемых

„„Я „„1797113 А1 синтезаторах периодических сигналов сложной формы. Цель изобретения — повышение точности умножения частоты, Умножитель частоты содержит формирователь 1 . импульсов, источник 2 опорного напряжения, три триггера 3, 4, 13, четыре элемента

И 15, 16, 17, 17, фильтр 6 нижних частот, коммутатор 7, управляемый генератор 8 импульсов. два формирователя 9, 19 импульсов сброса, два фазовых детектора 10, 11, элемент ИЛИ-НЕ 12, ключ 14, два делителя

15, 20 частоты, три счетчика 21, 24, 26, дешифратор 22, одновибратор 23 и реверсивный счетчик 25, соединенные между собой

Функционально, 3 ил.

1797113

Изобретение относится к вычислительной и информационно-измерительной технике, предназначено для умножения частоты периодических сигналов и может быть использовано, например, в синхрони- -> зируемых синтезаторах периодических сигналов сложной формы, в фазометрах, фазорегуляторах, Известен умножитель частоты, содержащий генератор тактовых импульсов, основной делитель частоты, ключи, первый и второй счетчики, две группы элементов И, управляемый делитель частоты, формирователь импульсов, управляемый генератор импульсов, фильтр нижних частот, фазовый детектор и дополнительный делитель частоты.

Недостатком данного умножителя является низкая точность умножения в связи с тем, что погрешность измерения каждого 2О периода входного сигнала не компенсируется соответствующей подстройкой частоты управляемого генератора вследствие инерционности схемы фазовой автоподстройки частоты.

Известен также умножитель частоты, содержащий блок управленйя, генератор тактовых импульсов, подключенный выходом к сигнальным входам первого и второго ключей, выходы которых соединены.со счет- ЗО ными входами первого и второго счетчиков соответственно, и коммутатор, подключенный выходом к установочному входу треть-: его счетчика, соединенного выходом с выходной шиной умножителя частоты, вхо- З5 дом управления установкой кода третьего счетчика и входом делителя частоты, подключенного выходом к первому входу фазового детектора, соединенного вторым входом с выходом формирователя импуль- 40 сов, а выходом — с входом фильтра нижних частот, подключенного выходом через управляемый генератор импульсов к счетному входу третьего счетчика, причем вход формирователя импульсов соединен с шиной ввода умножаемой частоты, два регистра, при этом блок управления содержит три триггера, два элемента И и два формирователя импульсов сброса, подключенные выходами к входам обнуления первого и 50 второго счетчиков соответственно, вход первого формирователя импульсов сброса соединен с выходом первого элемента И, c входом разрешения записи первого регистра и с входом обнуления первого триггера, подкл ючен ного входом установки в единицу. к выходу второго элемента И, к входу разрешения записи второго регистра и к входу второго формирователя импульсов сброса, а выходом — к управляющему входу коммутатора, соединенного информационными входами с выходами первого и второго регистров, информационные входы которых подключены к выходам первого и второго счетчиков соответственно, причем первый элемент И соединен первым входом с выходом второго триггера и с первым входом второго элемента И, а вторым входом — с управляющим входом второго ключа и с инверсным выходом и информационным входом третьего триггера, подключенного прямым выходом к второму входу второго элемента И и к управляющему входу первого ключа, а синхронизирующим входом — к выходу формирователя импульсов и к информационному входу второго триггера, соединенного синхронизирующим входом с выходом третьего счетчика, Недостатком этого умножителя является низкая точность умножения частоты, Причина этого недостатка заключается в следующем, B данном умножителе частоты длительность периода выходного сигнала равна

Твых = Nx1 Tyr, где Nxi — результат измерения

I-I0 периода входного сигнала Т; Туг — значение длительности периода сигнала управляемого генератора (УГ), При изменении значения М„ происходит скачкообразною изменение длительности периода выходного сигнала умножителя и, следовательно, возникает ошибка умножения. Эта ошибка устраняется соответствующим изменением длительности периода колебаний, генерируемых УГ, что осуществляется схемой фазовой автоподстройки частоты (ФАПЧ) УГ, Вследствие инерционности схемы

ФАПЧ, которая характеризуется временем установления тувт частоты сигнала УГ при известной начальной расстройке Л1р, погрешность умножения устраняется только по истечении времени t > су, . Инерционность схемы ФАПЧ в значительной мере определяется постоянной времени фильтра нижних частот, входящего в ее состав. Обычно туст» Tх.

Вместе с тем, при непрерывном.квантовании входного сигнала число квантующих импульсов Nx в пределах каждого.i-го периода Тх = Тх не остается постоянным, а изменяется вследствие погрешности кванT0BBHNR, Погрешность квантования определяется следующим образом; О t = Ткв Nxl-Tx! =

= Ates — Льь где Ткв - период квантующих импульсов; At

СЛуЧаЕ ВОЭМОжНО, ЧтО Atoll = О, а Л tkl = Ткв, или наоборот, Л t

При отрицательной погрешности квантования î .i ее значение определяется дробной частью отношения Тю и Ткв и равно

{Tx/Ò» } Ткв, где {Tx/Ткв} дробная часть отношения Т»/Ткв, Если значение Л t t увеличивается, то соответственно увеличивается и значение Л tk;. Когда Л tkl достигает значения Л tki = т„и продолжает увеличиваться, число квагнтующих импульсов К»ь находящихся в пределах измеряемого периода Txi, увеличивается на 1, а погрешность

0 t становится положительной и равной пt =

= Ткв (7t . Само значение Л щ+1) стайовитсЯ Равным Ль(н-1) = Л tki ткв.

Поскольку входной и квантующий сигналы независимы, то при непрерывном квантовании входного сигнала для первого измерения интервал A tel будет случайным, а все последующие значения At>t и Л tki, включая значение ЛЬ1, определяются соотношением Т» и Ткв и изменяются вместе с номером измеряемого периода i. Так, для

I = 2 значение Л1н2 будет равно.ktk1 и т.д, Таким образом, значения crtt изменяются вместе с номером измеряемого периода

1, и это является причиной разброса значений N»i даже при Txi = Т». Диапазон разброса значений Nxi зависит от соотношения Тх и Ткв, и его максимальное значение равно 1. Если результаты измерения смежных

ПЕрИадОВ Nxi И Nx(t+1) ИМЕЮТ КрайНИЕ ЗНаЧЕния, то Nxt — Nx(i+1) = I2(.

При монотонном изменении частоты входного сигнала изменяется соотношенив

Txi и Ткв, а также o tl, В этом случае максимальное значение погрешности квантования cTtmax будет равно tmq» = 1. Поэтому результаты измерения двух смежных периОдОВ Nxi И Nx(1+1) ТОЛЬКО Эа СЧЕТ ПОГрЕШНОСтИ квантования могут отличаться на 2, Период чередования отличающихся значений Nxi зависит от дробной части соотношения Т» и Т„и имеет максимальное значение 2Т», например при {Tx/Ткв} = 0,5 и Л тн1 0,5Т»в

В рассматриваемом умножителе частоты разброс значений результатов измерения каждого i-го периода сигнала Т„ приводит к возникновению погрешности умножения. В связи с тем, что минимальный период чередования отличающихся значений меньше времени установления частоты

УГ схемой ФАПЧ, устранения погрешности умножения не происходит. В данном устройстве работа схемы ФАПЧ оказывается весьма неэффективной, что и является причиной низкой точности умножения частоты.

Целью изобретения является повышение точности умножения частоты.

10

Указанная цель достигается тем, что в

15 умножитель частоты, содержащий входной формирователь импульсов, первый фазовый детектор, первый делитель частоты, фильтр нижних частот, коммутатор, управляемый геры, первый и второй формирователи импульсов сброса, ключ и первый и второй элементы И, причем информационный вход

25 умножителя частоты через входной формирователь импульсов соединен с первым входом первого фазового детектора и с входом установки в единицу первого триггера, выход которого соединен с управляющим входом ключа, выход первого делителя частоты

30 соединен с вторым входом первого фазового детектора, выход кОторого соединен с входом фильтра нижних частот, выход третьего триггера соединен с управляющим входом коммутатора, выход первого эле35 мента И соединен с входом первого формирователя импульсов сброса, выход которого соединен с входом установки в ноль первого счетчика; выход управляемого генератора

40 импульсов соединен со счетным входом второго счетчика, выход которого соединен с информационным выходом умножителя частоты, дополнительно введены второй делитель частоты, реверсивный счетчик, второй фазовый детектор, источник опорного напряжения, дешифратор, элемент ИЛИ-НЕ одновибратор и третий и четвертый элементы И, причем разрядные выходы первого счетчика соединены соответственно с уста50 новочными входами реверсивного счетчика вход вычитания которого соединен с выходом второго элемента И, выход третьего элемента И соединен с входом сложения реверсивного счетчика, разрядные выходы которого соединены соответственно с установочными входами второго счетчика, выход которого соединен со счетным входом

55 третьего счетчика, выход которого соединен с входом первого делителя частоты, выход которого соединен со старшим входным

20 генератор импульсов, первый, второй и третий счетчики, первый, второй и третий триг1797113

20

30

40

55 разрядом дешифратора, остальные входные разряды которого соединены соответственно с разрядными выходами третьего счетчика, старший разрядный выход которого соединен с первым входом второго фазового детектора, второй вход которого соединен с выходом первого фазового детектора, выход второго фазового детектора соединен с первым входом элемента ИЛИНЕ, второй вход которого соединен с выходом третьего триггера, выход элемента

ИЛИ-НЕ соединен с первыми входами первого, второго и третьего элементов И, вторые входы которых соединены соответственно с первым, вторым и третьим выхо- 15 дами дешифратора, выход второго формирователя импульсов сброса соединен с входом одновибратора и входами установки в ноль реверсивного счетчика и третьего триггера, вход установки в единицу которого соединен с входом установки в единицу второго триггера, входом установки в ноль второго делителя частоты и выходом первого формирователя импульсов сброса, выход одновибратора соединен с входом стробирования дешифратора, выход управляемого генератора импульсов соединен с информационным входом ключа, выход которого соединен с входом второго делителя частоты, выход которого соединен со счетным входом первого счетчика, выход фильтра нижних частот соединен с первым информационным входом коммутатора, второй информационный вход которого соединен с выходом источника опорного напряжения,а выход коммутатора соединен с входом управляемого генератора импульсов, выход входного формирователя импульсов соединен с первым входом четвертого элемента И, второй вход которого соединен с выходом первого триггера и входом второго формирователя импульсов сброса, а выход четвертого элемента И соединен с входом установки в ноль второго триггера, выход которого соединен с входом установки в ноль первого триггера.

Повышение точности умножения частоты в предлагаемом устройстве достигается за счет того, что дискретное регулирование частоты выходного сигнала умножителя осуществляется при помощи цепи пороговой обратной связи по отклонению частоты УГ от номинального значения. Если частота входного сигнала постоянна или изменяется в пределах полосы удержания схемы

ФАПЧ, коэффициент деления второго счетчика, выход которого является выходом умножителя частоты, остается неизменным, а соответствующее изменение частоты выходного сигнала осуществляется только путем изменения частоты сигнала УГ. Пр.и изменении частоты входного сигнала в диапазоне, превышающем полосу удержания схемы ФАПЧ (диапазона возможной автоматической перестройки частоты УГ), осуществляется коррекция текущего значения коэффициента деления, т.е. его увеличение или уменьшение, с тем чтобы уменьшить отклонение частоты УГ от номинального значения и предотвратить тем самым срыв синхронизации ФАПЧ, В процессе осуществления коррекции текущее значение коэффициента деления второго счетчика изменяется последовательно на единицу младшего разряда.

Цикл измерения длительности периода. входного сигнала осуществляется только при отсутствии синхронизации ФАПЧ, например после подключения к входу умножения частоты источника сигнала, Таким образом,у предлагаембго умножителя частоты при постоянной или изменяющейся в пределах полосы удержания

ФАПЧ частоте входного сигнала погрешность умножения отсутствует. У прототипа в этом случае максимальная абсолютная по. грешность умножения (скачок значения периода выходного сигнала) равна 2Tyr. Если диапазон изменения частоты входного сигнала превышает полосу удержания ФАПЧ, то вследСтвие осуществления коррекции текущего значения коэффициента деления второго счетчика возникает погрешность умножения, максимальное значение. которой равно Туг. что в два раза меньше, чем в аналогичной ситуации у прототипа. Кроме того, период осуществления коррекции определяется только скоростью изменения частоты входного сигнала, в то время как у . прототипа изменение коэффициента деления определяется еще и погрешностью квантования, Поэтому скачкообразное изменение частоты выходного сигнала у предлагаемого умножителя происходит реже, чем у прототипа.

Сравнение свойств предлагаемого умножителя частоты и прототипа свидетельствует о наличии положительного эффекта— повышения точности умножения.

На фиг,1 изображена блок-схема умножителя частоты; на фиг.2. 3 — временные диаграммы сигналов, поясняющие его работу, Умножитель частоты содержит входной формирователь 1 импульсов, источник 2 опорного напряжения. первый и второй триггеры 3 и 4 соответственно, четвертый элемент И 5, фильтр 6 нижних частот, коммутатор 7, управляемый генератор 8 импульсов, второй формирователь 9

1797113 импульсов сброса, первый и второй фазовые детекторы 10 и 11 соответственно, элемент ИЛИ-НЕ 12, третий триггер 13. ключ

14, первый делитель 15 частоты, первый, второй и третий элементы И 16, 17 и 18 соответственно, первый формирователь 19 импульсов сброса, второй делитель 20 частоты, третий счетчик 21, дешифратор 22, одновибратор 23, второй счетчик 24, реверсивный счетчик 25 и первый счетчик

26. Информационный вход умножителя частоты через входной формирователь 1 импульсов соединен с первым входом первого фазового детектора 10 и с входом установки в единицу первого триггера 3, Выход первого триггера 3 соединен с управляющим входом ключа 14. Выход первого делителя 15 частоты соединен с вторым входом первого фазового детектора 10, выход которого соединен с входом фильтра 6 нижних частот, Выход третьего триггера 13 соединен с управляющим входом коммутатора 7, Выход первого элемента И 16 соединен с входом первого формирователя 19 импульсов сброса, выход которого соединен с входом установки в ноль первого счетчика 26. Выход управляемого генератора 8 импульсов соединен со счетным входом второго счетчика

24, выход которого соединен с информационным выходом умножителя частоты. Разрядные выходы первого счетчика 26 соединены соответственно с установочными входами реверсивного счетчика 25, вход вычитания которого соединен с выходом второго элемента И 17, Выход третьего элемента И 18 соединен с входом сложения реверсивного счетчика 25, разрядные выходы которого соединены соответственно с устайовочными входами второго счетчика

24. Выход второго счетчика 24 соединен со счетным входом третьего счетчика 21, выход которого соединен с входом первого делителя 15 частоты. Выход делителя 15 соединен со старшим входным разрядом дешифратора 22, остальные входные разряды которого соединены соответственно с разрядными выходами третьего счетчика

21. Старший разрядный выход третьего счетчика 21 соединен с первым входом второго фазового детектора 11, второй вход которого соединен с выходом первого фазового детектора 10, Выход второго фазового детектора 11 соединен с первым входом элемента ИЛИ-НЕ 12, второй вход которого соединен с выходом третьего триггера 13.

Выход элемента ИЛИ-НЕ 12 соединен с первыми входами первого, второго и третьего элементов И 16, 17 и 18. соответственно, вторые входы которых соединены соответственно с первым, вторым и третьим выхо10

20 мационный вход которого соединен с

30

55 дами дешифратора 22. Выход второго формирователя 9 импульсов сброса соединен с входом одновибратора 23 и входами установки в ноль реверсивного счетчика 25 и третьего триггера 13, вход установки в единицу которого соединен с входом установки в единицу второго триггера 4, входом установки в ноль второго делителя.20 частоты и выходом первого формирователя 19 импульсов сброса. Выход одновибратора 23 соединен с входом стробирования дешифратора 22, Выход управляемого генератора

8 импульсов соединен с информационным входом ключа 14, выход которого соединен с входом второго делителя 20 частоты, выходом соединенного со счетным входом первого счетчика 26, Выход фильтра 6 нижних частот соединен с первым информационным входом коммутатора 7, второй инфорвыходом источника опорного напряжения 2, Выход коммутатора 7 соединен с входом управляемого генератора 8 импульсов. Выход входного формирователя 1 импульсов соединен с первым входом четвертого элемента И 5, второй вход которого соединен с выходом первого триггера 3 и входом второго формирователя 9 импульсов сброса, Выход четвертого элемента И 5 соединен с входом установки в ноль второго триггера 4, выход которого соединен с входом установки в ноль первого триггера 3, Умножитель частоты работает следующим образом.

Входной формирователь 1 импульсов преобразует входной сигнал в последовательность прямоугольных импульсов (фиг.2б) с нормированными значениями уровня и длительности перепада, Эти импульсы поступают нэ второй вход первого фазового детектора 10, а также на тактовый вход первого триггера 3 и второй вход четвертого элемента И 5.

Пусть в исходном состоянии, до поступления импульсов с выхода формирователя 1, первый триггер 3 находится в состоянии логйческОго нуля, а второй триггер 4 и третий триггер 13 — в состоянии логической единицы. При этом ключ 14 будет закрыт, на выходе элемента ИЛИ-НЕ 12 формируется сигнал логического нуля, источник 2 опорного напряжения подключен коммутатором 7 к входу управляемого генератора (УГ) 8. Напряжение источника 2 равно такому значению, при котором частота сигнала управляемого генератора 8 равна номинальному значению {среднему значению частоты рабочего диапазона).

Предположим, что запись информации в первый триггер 3 и установка в ноль вто1797113

12 рого триггера 4, осуществляется положительным перепадом уровня (фронтом) соответствующего сигнала, С поступлением первого импульса с выхода формирователя 1 положительным перепадом в первый триггер 3 осуществляется запись логической единицы. Формирующимся на выходе триггера 3 положительным перепадом уровня сигнала. через открытый четвертый элемент И 5, осуществляется обнуление второго триггера 4. Ключ

14 открывается, и импульсы с выхода управляемого генератора 8 через второй делитель

20 частоты поступают на счетный вход первого счетчика 26 импульсов.

С поступлением второго импульса с выхода формирователя 1 в первый триггер 3 осуществляется запись логического нуля, Отрицательным перепадом уровня сигнала (спадом), формирующимся при этом на выходе триггера 3, запускается второй формирователь 9 импульсов сброса, на выходе которого через интервал времени т,, равный времени задержки установки кода на установочных входах реверсивного счетчика 25 после того, как ключ 14 будет закрыт, формируется импульс сброса. Этим импульсом осуществляется перепись кода измеренного периода входного сигнала Nx из первого счетчика 26 в реверсивный счетчик

25, обнуление третьего триггера 13 и запуск одновибратора 23. После обнуления триггера 13 вход управляемого генератора 8 коммутатором 7 подключается к выходу фильтра 6 нижних частот. Элемент ИЛИ-НЕ

12 открывается, и далее сигнал на его выходе будет определяться выходным сигналом второго фазового детектора 11.

После запуска одновибратора 23 на его выходе формируется импульс, блокирующий дешифратор 22. Длительность блокирующего импульса гь, определяется постоянной времени схемы ФАПЧ и равна времени установления частоты сигнала управляемого генератора 8 при максимально возможной начальной разности частот сигналов на входах первого фазового детектора 10, обусловленной погрешностью измерения периода входного сигнала.

Число импульсов Nx, поступившее на вход первого счетчика 26 за период входного сигнала Т,, равно

Nx =(Лен >tk)+Txj/То Кумн =Тх/То Кумн, где Т вЂ” номинальное значение период колебаний, формируемых управляемым генератором 8; Л вЂ” часть периода квантующего сигнала, находящегося вне измеряемого интервала Т>,. Л tx — часть периода квантующего сигнала, находящегося между последним вантукпцим импульсом в пределах интервала Тх и концом этого интервала; KyMv — коэффициент умножения частоты, равный коэффициенту деления второго делителя 20, 5 После записи кода Nx в реверсивный счетчик 25 коэффициент деления счетчика

24 становится равным Nx, На его выходе, который является выходом умножителя часT0Tbl, формируется сигнал с периодом Tsvx, 10 равным Т ы„= Т Nx = Тх/Кум>. Таким образом, данное устройство осуществляет деление периода входного сигнала или, что то же самое, умножение частоты.

Так как код Nx является приближенным

15 значением аналоговой величины Тх, то значение Твоих будет формироваться с погрешностью о „,, равной QI4H =Т„„— Т„/К „„.

Устранение погрешности умножения

Оум осуществляется соответствующей под20 стройкой частоты управляемого генератора

8, т.е. изменением значения Tyr, относительно номинального Т до достижения точного равенства Твцх = Тх/Кум = Туг Nx, где Туг— текущее значение частоты сигнала управляемого генератора 8.

Подстройка частоты управляемого генератора 8 выполняется схемой фазовой автоподстройки частоты (ФАПЧ), в состав которой входят третий счетчик 21, первый

30 делитель 15 частоты, первый фазовый детектор 10 и фильтр 6 нижних частот. Счетчик 21 имеет коэффициент деления Ky>p/2, а делитель 15 частоты — 2.

Процесс подстройки частоты управляе35 мого генератора 8 осществляется следующим образом, На первый и второй входы фазового детектора 10 поступают сигналы соответственно с выхода делителя 15 (фиг.2а), частота которого равна еых/Кумн, и

40 с выхода формирователя 1, частота которого равна fx (фиг.2б). На выходе фазового детектора 10, при условии, что схема ФАПЧ работает в режиме установившегося захвата частоты, формируется последовательность

45 однополярных импульсов с частотой 2fx (фиг,2в). Скважность этих импульсов О зависит от сдвига фаз входных сигналов и однозначно определяет уровень постоянной составляющей выходного сигнала фазового детектора 10. Постоянная составляющая выделяется фильтром 6 нижних частот и через коммутатор 7 поступает на управляющий вход генератора 8. Всякое изменение частоты входного сигнала fx вызы55 вает соответствующее изменение уровня постоянной составляющей и соответствующее изменение частоты сигнала генератора 8.

Если частота входного сигнала fx при текущем значении кода Nx не равна

17Q77 13

fx < felix/Куин, но находится в пределах полосы захвата, схема ФАПЧ обеспечивает . синхронизацию управляемого генератора 8 входным сигналом умножителя и тем самым установление равенства частот на входах первого фазового детектора 10. В процессе работы схема ФАПЧ отслеживает изменения частоты входного сигнала умножителя в пределах полосы удержания; При этом код

Nx не изменяется и погрешность умножения не возникает, При плавном изменении частоты входного сигнала fx в диапазоне, превышающем полосу удержания схемы ФАПЧ, для предотвращения срыва синхронизации осуществляется коррекция текущего значения кода

Nx. Коррекция выполняется путем увеличения или уменьшения числа Nx последова-. тельно на единицу младшего разряда так, чтобы отклонение 6 f частоты сигнала генератора 8 от номинального значения f<> = 1/То уменьшалось и йе превышало границ полосы удержания..

Коррекция значения кода Nx осуще-. ствляется схемой, содержащей второй фазовый детектор 11; стробируемый дешифратор 22, элементы И 17 и 18, элемент

ИЛИ-НЕ 12.

Осуществление коррекции кода Nx основано на том, что граничным значениям полосы удержания (или полосы захвата) соответствуют определенные граничные значения скважности импульсов Йр.max u

О„ m n, формирующихся на выходе фазового детектора 10; а также на том, что временное положение этих импульсов связано с временным положением импульсов, формирующихся на выходе старшего разряда счетчика 21. Взаимное положение данных импульсов определяется как режимом работы схемы ФАПЧ, так и свойствами первого делителя 15 и генератора 8.

Предположим, что перепад уровня.сигнала на выходе первого делителя 15 (фиг.2а) формируется при положительном перепаде уровня сигнала на его входе (фиг.2г), а частота управляемого генератора 8 имеет такую зависимость от управляющего напряжения, при которой знак приращения частоты совпадает со знаком приращения управляющего напряжения (таким свойством обладает, например, LC-генератор с варикапом в контуре).

Синхронизация управляемого генератора 8 входным сигналом умножителя осуществляется схемой ФАПЧ только при однозначной связи сдвига фаз входных сигналов фазового детектора 10 с постоянной составляющей сигнала на его выходе.

25 щего на его первый вход (фиг,2а), будет располагаться внутри интервала (л", 2 л).. При этом положительные перепады уровней сигналов, формирущихся на выходе фазового детектора 10 и на выходе старшего разряда

30 счетчика 21, будут совпадать во времени, Определение временного положения импульсов, формирующихся на выходе фазового детектора 10, относительно сигнала, формирующегося на выходе старшего раз35 ряда счетчика 21, осуществляется вторым фазовым детектором 11. На его выходе формируется последовательность импульсов (фиг,2д), временное положение которых относительно импульсов, формирующихся на

45 Предположим, что сдвиг фазы сигнала. поступающего на второй вход фазового детектора 10 (входного сигнала умножителя), относительно сигнала; поступающего на его первый вход, равен рг = 3 л/2. В этом случае

50 на выходе фазового детектора 10 формиру. ются импульсы со скважностью О, =. 2, которые синфазны импульсам, формирующимся на выходе старшего разряда счетчика 21.

При этом на выходе второго фазового де55 тектора 11 устанавливается сигнал логической единицы, э на выходе элемента

ИЛИ-HE будет сигнал логического нуля, которым элементы И 16, 17 и 18 удерживаются в закрытом состоянии.

У обычного фазового детектора (перемножителя сигналов) такая связь имеет место в ограниченном интервале значений фазовых сдвигов — (О; л) или (л; 2 л) . В диапазоне фазовых сдвигов (О: 2 л) результат фазового детектирования неоднозначен, Например, у фазового детектора, выполненного на логической схеме ИСКЛЮЧАЮЩЕЕ ИЛИ, зависимость постоянной составляющей выходного сигнала от сдвига фаз входных сигналов имеет вид треугольника с максимумами в точках 0 и 2 тг и минимумом в точке тг. Поэтому рабочий диапазой фазовых сдвигов входных сигналов фазового детектора в режиме установившегося захвата частоты может располагаться только внутри одного из интервалов — (О; л) или (т; 2 к), который определяется зависимостью частоты сигнала управляемого генератора от управляющего напряжения, В данном устройстве, при указанной выше зависимости, диапазон фазовых сдвигов сигнала на втором входе фазового детектора 10 (фиг.2б) относительно сигнала, поступаювыходе старшего разряДа счетчика 21 (фиг,2г), зависит от выходного сигнала фазового детектора 10, т.е. от сдвига фаз его входных сигналов, 15

1797113

При плавном уменьшении частоты входного сигнала fx (фиг,26) фазовый сдвиг р, увеличивается, Это приводит к уменьшению скважности (увеличению длительности ти ) импульсов на выходе фазового детектора 10 5 (фиг.2в) и появлению отрицательных импульсов на выходе второго фазового детектора 11 (фиг.2д). Спад этих импульсов совпадает с отрицательным перепадом уровня выходного сигнала старшего разря- 10 да счетчика 21, а временное положение фронта зависит от скважности импульсов О, поступающих с выхода фазового детектора

10, Длительность хи2 этих импульсов равна и2 = ти1 — тном = То (1г 2 Or — 0,25), где Ти1— длительность импульсов, поступающих с выхода первого фазового детектора 10; тном— длительность импульсов ти1 при Or = 2.

На выходе 3 дешифратора 22, с периодом

То, формируются стробирующие импульсы (фиг,2ж), фронт которых опережает фронт импульсов, поступающих с выхода второго фазового детектора (фиг,2д), на время не менее тр при ти2 « тгр2 = То (112 Огр mIn 0,25). Значение tp определяется быстродействием цифровых элементов умножителя (длительностью импульсов, при которой обеспечивается нормальная работа этих элементов).

Спад стробирующих импульсов запаздывает относительно спада импульсов, поступающих с выхода старшего разряда счетчика

21, на время тгр2

Когда скважность импульсов на выходе первого фазового детектора 10 достигает граничного значения О = О,р,, длительность импульсов на выходе второго фазового детектора 11 становится равной гиг = tr p,2 и они начинают перекрываться во времени со стробирующими импульсами, 40 поступающими с выхода 3 дешифратора 22.

На выходе элемента И 18 начинают формироваться корректирующие импульсы (фиг,2и), которые поступают на суммирующий вход реверсивного счетчика 25, После 45 прихода первого импульса текущее значение кода Nx, содержащегося в реверсивном счетчике 25, увеличивается на единицу. В результате период следования импульсов на выходе счетчика 24 (выходе умножителя) 0

Т <х увеличивается на ЛТ = Tyr; Периодследования импульсов на выходе делителя 15 также увеличивается, и фазовый сдвиг входных сигналов р первого фазового детектора 10 уменьшается, На выходе второго 55 фазового детектора 11 скважность импульсо8 увеличивается (длительность ти уменьшается)..Если значение скважности импульсов на выходе фазового детектора 10

О, становится больше граничного значения

Or >Йр.mInXO ИМПУЛЬСЫ, ПОСтУПаЮЩИЕ С ВЫхода 3 дешифратора 22, не будут перекрываться во времени с йм пульсами, формирующимися на выходе второго фазового детектора, Формирование корректирующих импульсов прекращается, и на выходе элемента И 18 устанавливается уровень логического нуля.

Предположим, что частота входного сигнала умножителя fx плавно увеличивается (период Т> уменьшается). В этом случае фазовый сдвиг сигналов р,, поступающих на входы фазового детектора 10, уменьшается, При р < 3 X/2 на выходе фазового детектора 11 формируются отрицательные импульсы, фронт которых совпадает со спадом импульсов, поступающих с выхода старшего разряда счетчика 21, а временное положение спада определяется скважностью выходных импульсов первого фазового детектора 10, Длительность t>z этих импульсов в данном случае будет равна ти2 = тном — ти1 = То (0,25 — 1/2 От).

На выходе 2 дешифратора 22, с периодом То, формируется последовательность стробирующих импульсов (фиг.2е), спад которых запаздывает относительно спада импульсов, поступающих со второго фазового детектора 11 (фиг,2д), на время не менее tp (как и в предыдущем случае) при ти2

Когда.скважность импульсов на выходе первого фазового детектора 10 достигает граничного значения Orp max, длительность импульсов тиг, поступающих с выхода второго фазового детектора, становится равной Ги = grp1 и они пеРекРываютсЯ во времени с импульсами, поступающими с выхода 2 дешифратора 22, На выходе элемента

И 17 формируются корректирующие импульсы, поступающие на вычитающий вход реверсивного счетчика 25.

После поступления корректирующего импульса текущее значение кода Nx уменьшается на единицу. вследствие чего период следования импульсов на. выходе второго счетчика 24 (выходе. умножителя) уменьша-. ется на ЛТ = Туг. Соответственно уменьшается период следования импульсов на выходе первого делителя 15, и фазовый сдвиг сигналов на входах фазового детектора 10 увеличивается. Если значение скважйости О становится меньше граничного значения Or < О,р.max то формирование корректирующих импульсов прекращается.

1797113

20

50

Таким образом, при монотонном изменении частоты входного сигнала в пределах, превышающих границы полосы удержания

ФАПЧ, осуществляется корректировка кода

Nx путем последовательного изменения его значения на единицу. Максимальная абсолютнаяя погрешность умножения, возникающая и ри этом, равна о t = Туг.

Предположим, что частота входного сигнала находится вне границ полосы захвата

ФАПЧ и, следовательно, синхронизация управляемого генератора 8 отсутствует. В этом случае фазовый сдвиг сигналов, поступающих на входы фазового детектора 10, будет периодически изменяться в диапазоне (О; 2 л).

Когда текущее значение фазового сдвига будет находиться за пределами рабочего диапазона, т.е. pp.mmmm у т о 0 и 2 л рг игр,m x, то в пределах временного интервала Лt = т, (фиг.3e). одна из границ которого опережает фронт импульсов, формирующихся на выходе старшего разряда счетчика 21, на время гp = Тр/4 — сгр2, а вторая граница запаздывает относительно того же фронта на время

= To/4 — Zг 1, ВЫХОДНОЙ СИГНаЛ ВТОРОГО фазового детектора 11 будет иметь уровень логического нуля (фиг.Зд), Соответственно, в пределах интервала Л с, на выходе схемы

ИЛИ-НЕ 12 (и первом входе элемента И 16) будет сигнал логической единицы. В этом же временном интервале элемент И 16 открывается положительным импульсом, формирующимся на выходе 1 дешифратора 22 (фиг,3e). Частота следования импульсов, формирующихся на выходе 1 дешифратора

22, равна fc p = 2/То.

Фронтом первого сформировавшегося на выходе элемента И 16 положительного импульса (фиг,Зж) запускается первый формирователь 19 импульсов сброса. Этим импульсом осуществляется обнуление второго делителя 20 частоты и первого счетчика 26 импульсов, а также установка в:единицу второго и третьего триггеров 4 и 13 соответственно. Элемент ИЛИ-НЕ закрывается, и на

его выходе устанавливается сигнал логического нуля, которым блокируется формирование импульсов на выходах элементов И

16, 17 и 18, Управляющий вход генератора

8 коммутатором 7 подключается к источнику

2 опорного напряжения, В результате этих действий схема измерения длительности периода входного сигнала умножителя Т„подготавливается к выполнению цикла измерения. Фронтом первого поступившего с выхода формирователя 1 импульса триггер 3 устанавливается в состояние логической единицы и т.д., s соответствии с процедурой измерения гсериода входного сигнала, описанной ранее.

Неизбежная погрешность измерения длительности периода входного сигнала в и редлагаемом умножителе частоты определяет только начальную расстройку Л f частот на входах первого фазового детектора 10. У прототипа, как было показано ранее, погрешность измерения периода входного сигнала непосредственно является причиной возникновения погрешности умножения. Поэтому допускаемая максимальная погрешность измерения периода входного сигнала (зависящая от соотношения частот входного и квантующего сигналов) у предлагаемого умножителя может быть больше, чем у прототипа, Это обстоятельство обусловливает наличие дополнительного положительного эффекта — расширения рабочего диапазона в сторону высоких частот, При равенстве допустимых значений погрешности умножения, в общем случае, частота входного сигнала у предлагаемого умножителя может быть в 2 раза выше, чем у прототипа (ограничивается погрешностью умножения, возникающей из-за дискретности коэффициента деления управляемого делителя частоты). Если частота входного сигнала постоянна, то расширение рабочего диапазона частот может быть еще более существенным. В этом случае погрешность измерения длительности периода входного сигнала ограничивается только полосой захвата ФАПЧ, значение которой обычно составляет единицы процентов.

Формула изобретения

Умножитель частоты, содержащий входной формирователь импульсов, первый фазовый детектор, первый делитель частоты, фильтр нижних частот, коммутатор, управляемый генератор импульсов, первый, второй и третий счетчики, первый, второй и третий триггеры, первый и второй формирователи импульсов сброса, ключ и первый и второй элементы И, причем информационный вход умножителя частоты через входной формирователь импульсОв соединен с первым входом первого фазового детектора и с входом установки в "1" первого триггера, выход которого соединен с управляющим входом ключа, выход первого делителя частоты соединен с вторым входом первого фазового детектора, выход которого соединен с входом фильтра нижних частот, выход третьего триггера соединен с управляющим входом коммутатора, выход первого элемента И соединен с входом первого формирователя импул ьсов сб роса, выход которого соединен с входом установки в "0" первого

1797113

20 счетчика, выход управляемого генератора импульсов соединен со счетным входом второго счетчика, выход которого соединен с информационным выходом умножителя частоты, о т л и.ч а ю шийся тем, что, с целью повышения точности умножения частоты, в него введены второй делитель частоты, реверсивный счетчик, второй фазовый детектор, источник опорного напряжения, дешифратор, элемент ИЛИ-НЕ, одновибратор и третий и четвертый элементы И, причем разрядные выходы .первого счетчика соединены соответственно с установочными входами реверсивного счетчика, вход вычитания которого соединен с выходом второго элемента И, выходтретьего элемен-. та И соединен с входом сложения реверсивного счетчика, разрядные выходы которого соединены соответственно с устайовочными входами второго счетчика, выход которого соединен со счетным входом третьего счетчика, выход которого соединен с входом первого делителя. частоты; выход которого соединен со старшим входным разрядом дешифратора, остальные входные, разряды которого соединены соответственно с разрядными выходами третьего счетчика, старший разрядный выход которого соединен с первым входом второго фазового детектора, empoA вход которого соединен с выходом nepeot.o фазового детектора, выход второго фазового детектора соединен с первым входом элемента ИЛИ-НЕ, второй вход которого соединен с выходом третьего триггера, выход элемента ИЛИ-НЕ соединен с первыми входами первого, второго и третьего элементов И, вторые входы которых соединены соответственно с первым, вторым и третьим выходами дешифратора, выход

5 второго формирователя импульсов сброса соединен с входом одновибратора и входами установки в "0" реверсивного счетчика и третьего триггера, вход установки в "1" которого соединен с входом установки в "1"

10 второго триггера, входом установки в "0" второго делителя частоты и выходом первого формирователя импульсов сброса, выход одновибратора соединен.с входом строби. рования дешифратора, выход управляемого

15 генератора импульсов соединен с информа-: ционным входом ключа, выход которого соединен с входом второго делителя частоты, выход которого соедйнен со счетн ым входом nepeoro счетчика, выход фильтра

20 нижних частот соединен с первым информационным входом коммутатора, второй ин.формационный вход которого соединен с выходом источника опорного напряжения, а выход коммутатора соединен с входом уп25 равляемого генератора импульсов, выход входного формирователя импульсов соединен с первым входом четвертого элемента

И, второй вход которого соединен с выходом первого триггера и входом второго

30 формирователя импульсов сброса, а выход четвертого элемента И соединен с входом установки в "0" второго триггера, выход которого соединен с входом установки в "0" первого триггера.

35.

1?9?il3

Фиг. 2.

Фиг. 2.

Составитель А,Нестеров

Техред М.Моргентал Корректор Л.Пилипенко

Редактор Г.Бельская

Производственно-издательский комбинат "Патент", r. Ужгород, ул.Гагарина, 101

Заказ 654 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5