Матричный коммутатор с контролем

 

Изобретение относится к автоматике и коммутационной технике, может быть использовано в автоматизированных системах контроля и управления. Коммутатор содержит матрицу комутационных узлов, содержащих поляризованное реле, два транзисторных ключа, два элемента 2И, инвертор , контрольный выход, а также селектор адреса, стробируемый дешифратор, мультиплексор, схему сравнения и триггер. 1 з.п, ф-лы, 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

s Н 03 К 17/74

ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ

ВЕДОМСТВО СССР (ГОСПАТЕНТ СССР) ОПИСАНИЕ ИЗОБРЕТЕНИ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4866759/21 (22) 22.06,90 (46) 28.02.93. Бюл. N. 8 (71) Казанский научно-исследовательский радиотехнологический институт (72) А.А.Брусенин (56) Авторское свидетельство СССР

N 947353, кл. Н 03 К 17/74, 1984. (54) МАТРИЧНЫЙ КОММУТАТОР С КОНТРОЛЕМ

Изобретение относится к автоматике и коммутационной технике и может быть использованодля непосредственной коммутации низкочастотных сигналов, а также для коммутации импульсных сигналов, цепей управления и контроля различных автоматизированных систем контроля и управления, Цель изобретения — повышение быстродействия и достоверности коммутации.

На чертеже представлена функциональная схема устройства.

Управляемый коммутатор содержит группу 1.1...1.16 поляризованных реле 2 с элементами Н Е 3, элементами 2И 4,5 и транзисторными ключами 6, 7, каждая из которых содержит четыре идентичных разряда коммутации 81...8.4, селектор адреса 9, стробируемый дешифратор групп реле 10, мультиплексор 11, четырехразрядную схему сравнения 12 и триггер 13, шины 14 и 15, выходы 16.

Коммутатор работает следующим образом, Пусть по шине адреса 17 (LLIA) поступил код, соответствующий адресу коммутатора, селектор адреса 9 формирует сигнал "Адрес", который устанавливает в единицу

„„ Ы „„1798914 А1

2 ! (57) Изобретение относится к автоматике и коммутационной технике, может быть использовано в автоматизированных системах контроля и управления. Коммутатор содержит матрицу комутационных узлов, содержащих поляризованное реле, два транзисторных ключа, два элемента 2И, инвертор, контрольный выход, а также селектор адреса, стробируемый дешифратор, мультиплексор, схему сравнения и триггер.

1 з.п, ф-лы, 1 ил. триггер 13 и разрушает работу дешифратора 10 и мультиплексора 11. Дешифратор 10 в соответствии со старшими разрядами шины данных 04...D7 выводит сигнал управления логической единицы на одну из верти кал ьных шин 15,1-15.16, поступ а ющий на первые входы элементов 2И 4,5. При наличии на горизонтальных шинах 14.1—

14.4, образованных младшими разрядами шины данных 00...03, сигналов уровня логической единицы схема 2И 4 откроет транзисторный ключ 6 и контакты реле 2 переключатся и отключат корпус от конт- Q рольных выходов 16.1 — 15.N, транзисторный QQ ключ 7 в этом случае закрыт. При наличии на ьО горизонтальных шинах 14 сигналов уровня логического нуля элемент 2И 5 откроет трэн- р зисторный ключ 7 и контакты реле 2 переключа тся в исходное положение, соединив корпус с контрольными выходами 16.1—

16.N. Мультиплексор 11 подключает контрольные выходы 16.1 — 16.N той группы реле

1,1 ...1,!6, код которой определяет сгаршие разряды шины данных 04...07, на входы схемы сравнения 12. На вторые входы схемы сравнения 12 приходят сигналы младших разрядов шины данных DQ...D3. При совпадении DQ...D3 с контрольными выхо1798914

Л

Р5

Эб

Я7

1Ч

1 МСоставитель А.чаховский

Техред М, Моргентал Корректор А.Козориз

Редактор

Заказ 779 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Праизводсгвенно-издагельский комбинат "Патент", г. Ужгород, ул Гагарина. 101. дами 16 схема сравнения 12 выдает сигнал совпадения (СС), который сбрасывает триггер 13. Сигнал с выхода триггера 13 "Данные приняты" через обратную связь (ОС) запрещает работу дешифратора 10, который убирает сигнал логической единицы с вертикальных шин 15.1 — 15.N, через элементы 2И 4, 5, транзисторные ключи 6, 7 снимают напряжение с обмоток реле 2, Соединение установлено и коммутатор сохраняет, свое состояние до следующей команды управления.

Формула изобретения

1. Матричный коммутатор с контролем, содержащий дешифратор, вертикальные и горизонтальные шины, в каждой точке пересечения которых расположен коммутационный узел, содержащий первый ключ, контакты которого образуют входы и выходы узла, о т л и ч а ю щ и и .с я тем, что, с целью повышения быстродействия и надежности, введены селектор адреса, триггер, мультиплексор, элемент сравнения, выход которого соединен с первым входом триггера, второй вход которого соединен с входом селектора и первым входом стробирования дешифратара, второй вход стробиравания которого соединен с выходом "Данные приняты" триггера, вход селектора адреса соединен С синхровходом матричного коммутатора, шина адреса которого соединена с адресным входом селектора адреса, первая группа разрядов шины данных соединена с входам дешифратора, каждый вход которого соединен с соответствующей вер5 тикальной управляющей шиной, с которой соединен управляющий вход соответствующего коммутатора узла, горизонтальные управляющие шины соединены с второй группой разрядов шины данных, информационными входами соответствующих коммутационных узлов и первой группой входов элемента сравнения, вторая группа входов которого соединена с выходом мультиплексора, информационные входы которого соединены с контрольными выходами коммутационных узлов.

2. Коммутатор па п,1, о т л и ч а ю щ и йс я тем, что каждый коммутационный узел

20 содержит второй ключ, инвертор, первый и второй элементы И, поляризованное реле, первая и вторая обмотки которого соединены с выходом первого и второго ключей соответственно, входы которых соединены с выходами первого и второго элементов И, первые входы которых соединены с управляющим входом. второй вход первого элемента И соединен с информационным входом, который подключен через инвертор

30 к второму входу второго элемента И, контакт реле соединен с контрольным выходом,