Канальный кодек

 

Изобретение относится к вычислитель-, ной технике, а именно к кодирующе-декоди . рующим системам устройств цифровой информации: оптических запоминающих устройствах реверсивного типа, системам класса CD ROM- CD INTERACTIVE и. т.д., в качестве пост-процессоров, подготавливающих требуемую информационную среду в режиме кодирования иобеспечивающих прием, обработку и дальнейшую передачу информационного потока с требуемыми статическими характеристиками в альтерна: тивном режиме. Целью изобретения является повышение б.ыстродейств.ия кодека. Канальный кодек содержит блок ввода/вывода , преобразователь кода, блок буферной памяти, контроллер, блок деления на пол- .ином, селектор кодовой комбинации и блок анализа и обработки информации. Перед началом обработки очередного кодового слова промзводится установка признака, соответствующего первой фазе работы устройства , в которой осуществляется подготовка величин, позволяющих, независимо от режима работы устройства, перейти к последующей фазе обработки. В режиме декодера во второй фазе производится коррекция принятого слова, в альтернативном режиме генерация проверочных символов. 2 з.п. ф-лы, 7 ил. М о 00 Ю ю ю

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я) Н 03 M 13/00 ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ

ВЕДОМСТВО СССР . (ГОСПАТЕНТ СССР) ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

I (21) 4848267/24 (22) 23.04.90 (46) 28,02.93, Бюл. N 8

{71) Научно-исследовательский институт, "Полюс" (72) В.Г.Волобуев, А.Н.Горбунов; 6,К,Рябокуль и А.В«Шумихин

{56) Патент США 4583225, кл, G 06 F 11/10, . 1986.

Заявка № 4714210/24, полож, реш. от

27,11.1989.

Заявка ¹ 44669944005555//2244, полож. реш. от

27.11.1989.

APPLIED OPTICS/vol. 25, N 22/15 nov

1986у, Data structure of the compact discread-only memory system. Yoichiro Saco and

Tadao Suzuki.

I . Vriers et al., The Compact Disc DigItal

Audio System- modulation and Error

Correction at Sixty-Seventh АЕ$

Conventions, ¹ 1674(Н-8) (oct, 1980).

Патент США 4680764, кл. 6 06 F 11/10, 1987.

Standart ISO 9660. (54) КАНАЛЬНЫЙ КОДЕК (57) Изобретение относится к вычислитель-, ной технике, а именна к кодирующе-декодиИзобретение относится к вычислительной технике, а именно к классу кодирующе-декодирующих систем, устройств, находящих широкое применение в сиСтемах с ИКМ для чтения и записи цифровой ин.формации: оптических запоминающих устройствах реверсивного типа, системах. . класса CD ROM. CD INTERACTIVE и т.д. в

„„БЦ„„1798922 А1 рующим системам устройств цифровой информации; оптических запоминающих устройствах реверсивного типа; системам класса CD ROM- CD INTERACTIVE и т.д., в качестве пост-процессоров, подготавливающих требуемую информационную среду в режиме кодирования и обеспечивающих прием, обработку и дальнейшую передачу информационного потока с требуемыми статическими характеристиками в альтернативном режиме. Целью изобретения является повышение быстродействия кодека.

Канальный кодек содержит блок ввода/вывода, преобразователь кода, блок буферной памяти, контроллер, блок деления на полином, селектор кодовой комбинации и блок аналйза и обработки информации, Перед началом обработки очередного кодового слова производится установка признака, соответствующего первой фазе работы устройства, в которой осуществляется подготовка величин, позволяющих. независимо от режима работы устройства, перейти к последующей фазе обработки. В режиме декодера во второй фазе производится коррекция принятого слова, в альтернативном режиме генерация проверочных символов.

2 з,п. ф-лы, 7 ил. качестве постпроцессоров, подготавливающих требуемую информационную среду в режиме кодирования и обеспечивающих прйем, обработку и дальней пую пер-влачу информационного потока с гребуемь:ми статистическими характеристиками в зльTeðHaòèâíoì режиме.

1798922

Целью изобретения является повыше- по 12 и с 17 по 28 и содержащими в себе 12 . ние быстродействия кодека.. символов синхропачки,4 символа,2048сим- .

На фиг, 1 показана структурная схема волов полезной информации, 4-x EDC-сим кодека; на фиг, 2 — структура сектора CD- " волов, 8 свободнмх и 276 проверочных

ROM; на фиг.3 — форматблокааудиоинфор- 5 ЕСС-символов корректирующего кода (см. мации; на фиг, 4 — конфигурация кода фиг. 2), располагаемых последовательно выборки Р,Q; на.фиг. 5 — алгоритм декоди- друг задругом, рования, временные. диаграммы; на фиг..6 — В качестве корректирующего кода ис алгоритм кодирования, временные диаг- пользуется двумерный код- произведение с раммы; на фиг, 7 — фуйкциональная. схема . "0 вертикальным Р и диагональным 0 способасхемйанализа и обработки информации. ми выборки и записи символов. Блок инфорКодек содержйт блок ввода/вывода 4,: мации:разбивается на два листа по блок анализа и обработки информации 8, принципу чет/нечет., над которыми произ-. блок деления на полином 3; преобразова- водятся операции кодирования/декодиротель кода 10, селектор кодовой комбинации "5 вания, согласно правилам выборки, 9 и буферную память 1 с соответствующим показанным на фиг. 4. Кодовые слова выбо-. контроллером 2 (см . фиг, 1). Блок анализа и рок Р и Q представимы в виде столбцов VP обработки содержит входной и выходной " и VQ. буферные регистры 28, 29, два регистра па мяти 33, 34, регистр признака 35, два муль 20

Nl(43 О+ N

W(43 1+ M) .,типлексора 30, 31, сумматор по модулю два

32, умножитель на и о стоянный к оэфф.ициент 38-и элемент совпадения 36, Блок вво.да/вывода включает в себя шинные, М =(О;42);

VP=

W(43 24+И)

W(43 25 M}

W(44 0+43 M)

W(44 1+43 M} формирователи 50, 51 и мультиплексор 49;

Рассмотрим детально структуру информацион ного поток а (см, фиг. 2), организо.ванного согласно (7), С устройства первичной обработки снимается информационный сигнал, представленный в виде 30

8-битного параллельного кода и организо, ванный в кадры, по 36 символьных:позиций в каждом (фиг. 4). Первые три позиции содержат выборку специальной формы РЯ; по, =(O,26t

W(44 42+43 M}

"которой устройство первичной обработки .осуществляет подстройку к кадровой струк: туре потока информации. Символ ОВ(0), имеющий название СОЙТВО(DISPiAY, ис пользуется для передачи служебной инфорИ/(43 2б + M

W(44 2б+ M}

Правило кодирования для проверочных матриц формулируется в.виде

40 мации и синхроимпульсов, следующего иерархического уровня разделения: информации, В остальных 32 позициях DB(1-32) находится полезная компонента с проверочйыми символами четырех типов С1, С2, HP VP=O (2) HQ VQ — О

ЕСС, EDC. Проверочные символы С1 и С2

Для реализации правила используется алгоритм, описанный в (3), в котором первый и второй проверочные символы представляются в виде используемые первым. эшелоном коррекции

CIRC, располагаются с 13 по 16 и с 29 по 32 позицию соответственно, На следующем уровне иерархии кадры организуются в бло50 ки по 97 кадров в каждом. Выделение блока

W1=0 а+В

W0 =0 а осуществляется с помощью анализа содержимог0 символа DB(0) на наличие символов (3) специального вида, присутствующих в первых двух кадрах блока, и не встречающихся

55 в"последующих служебных символах (см

D; =В;+В; — а; =(1,I) где ф.иг. 3), Рассматриваемый кодек обрабатывает блоки информации, оперируя с массивами символов,-располагаемыми на позициях 1 (4) .

1798922

Компоненты многочлена синдромов S(x) выражаются через элементы из (4) и представляются в виде

k+2

$0 = " Ю)(+2 — I =Bk+2, i=1

k+2

$1 = $ Wk+2 — 1г

l =1

= Bk + 2 + (1 + й) Dk + 2, (5) из чего вытекает алгоритмическая совместимость процедур кодирования и вычисления синдромов. Это означает, что они могут быть выполнены на едином устройстве.

Воспользовавшись для вычисления локатора процедурой Ченя, построим следующий механизм декодирования кодового слова (к+2,к) кода Рида-Соломона:

1.Вычисление $о и S1 согласно (5);

2.Поиск локатора а по проверке на равенство $, а =S1:

З,Коррекция Wvcnp.i=Wan+So

Будем осуществлять разработанную страте.гию в два приема: в первой фазе производится вычисление So, S1, а во второй — поиск локатора и исправление ошибки.

Устройство для реализации этого механизма представлено на фиг. 7 и оно работает следующим образом. Перед началом обработки очередного кодового слова производится установка признака, соответствующего первой фазе декодирования.

Затем по приходу очередного тактового импульса СО на вход 23 производится защелкивание входной информации в буферном регистре 28. Каждый шаг алгоритма (4) будем называть элементарной операцией, причем каждая такая операция состоит из двух тактов, в которых раздельно вычисляются величины D и Вь Во втором такте первой операции осуществляется загрузка рекурсивной структуры, на которой реализуется алгоритм декодирования, для чего на выходе мультиплексора 30 устанавливается содержимое буферного регистра 28, а на выходе мультиплексора 31 выставляется уровень логического нуля. По приходу очередного импульса С1 на вход 24 символ

Wk+2 заносится в первый динамический регистр памяти 33. В предыдущем такте по импульсу С2, подаваемому на вход 25, производится предустановка второго динамического регистра 34, для чего на выходе мультиплексоров 30 и 31 устанавливается сигнал нулевого уровня. В следующей операции по приходу импульса С2 выполняется первый шаг рекурсии (4) относительно Di.

Для этого на выходе мультиплексора 30 устанавливается содержимое умножителя на константу 38, а на выходе 31 — содержимое

5 регистра 33. Содержимое выхода сумматора по модулю два 32; представляющее собой 0ь заносится в регистр 34. К приходу очередного импульса С1 подготавливается величина Вь для чего на выходе мультиплек10 сора 30 устанавливается содержимое входного буферного регистра 28, а на выходе мультиплексора 31-содержимое регистра

33. После (k») описанных шагов алгоритма производится вычисление коэффициентов

15 синдромного многочлена S(xj согласно (5).

Для этого в (k+2)-й операции вычисляется величина 0 (1+й), что осуществляется с помощью установки на выходе мультиплексора 21 содержимого регистра 34, а на выходе

20 мультиплексора 30-содержимого выхода умножителя на константу 38. Переход ко второй фазе декодирования изменяет порядок выборки компонент кодового слова WI; если в первой фазе выборка символов осу25 ществлялась с уменьшением значения i. то во второй оно наращивается. Для соединения фаз между собой вводится дополнительная операция А-1, позволяющая произвести подготовку к процедуре Ченя и коррекции.

30 В этой операции по импульсу СЗ, поступающему на вход 26. в регистр признака 35 заноси ся сумма содержимого регистров 33 и 34, представляющая коэффициент S1 синдромного многочлена. Во втором такте этой

35 операции по импульсу С2 содержимое первого регистра 33, равное So, переносится в регистр 34, для чего на выходе мультиплексора 31 устанавливается содержимое регистра 33, а на выходе мультиплексора

40 30-уровень логического нуля. Таким образом, к моменту защелкивания во входном регистре 28 символа Мlо в группе регистров содержатся; регистр 35 — коэффициент S1 синдром45 ного многочлена; регистры 33 и 34 — коэффициент S0 синдромного многочлена.

При такой конфигурации легко организовать рекурсивную процедуру Ченя, для чего

50 в каждой последующей операции производится умножение содержимого регистра 34 на примитивный элемент поля GE(2 ) с сохранением результата в том же регистре.

Это осуществляется с помощью установки в

55 первом такте операций на выходе мультиплексора 20 содержимого выхода умножителя на константу 38, а на выходе мультиплексора 31 — уровня логического нуля, В другом такте этой группы операций на выходе сумматора 32 устанавливается сум7

1798922 ма текущего символа с содержимым регист- предыдущей операцией. Алгоритм иллюст. ра 33, которая по импульсу С4; подаваемому. рируется временными диаграммами на на. вход 27, защелкивается в выходном бу- фиг. 6, ферном регистре 29; В случае. совпадения:. Важной функцией рассматриваемого содержимого регистра 34 и.регистра при- 5 процессора является обмен по внещним инзнака 35 элемент совпадения 36 вырабаты- формационным шинам,: На это отводится вает. на выходе-37 признак 5/R, который на специальная операция, в которой информавремя следующей операции блокирует вы- ция заносится во входной буфер 28 а затем, борку очередного .символа М/н.1, что дает по импульсу С4 переносится в выходной бувозможность провести операцию коррек- .10 ферный регистр 29. Для этого на выходе ции, :во втором такте которой в очередной мультиплексора 30 устанавливается содерраз изменяется содержймое регистра 34. жимое 28, а мультиплексор 31 коммутйруетПри этом признак WR переходит в пассив- ся так, чтобы на его выходе присутствовал ное состояние, и процесс продолжается до логический ноль. Для развязки операций значенйя (k+2). Для перехода к следующей 15 внутренней обработки с операциями внешвыборке добавляется еще одна дополни- него интерфейса используется бланкировательная операция An+1 в которой произво- ние тактовых импульсов С1, С2 на время дится установка в исходное состояние обмена, так что информация в регистрах 33 регистра34иизменениепризнака,характе- .и 34, хранящих результаты обработки, соризующего фазу декодирования. Изложен- 20 храняется, По окончании обмена протокол ный алгоритм, оформленный в. виде обработки восстанавливается. Операции временных диаграмм кодов операций про- съема данных с одной внешйей шины и пе цессора, представлен на фиг, 5, :: . редачи на другую удобно, совместить, для

В альтернативном режиме на первых .. чего в операции, предшествующей обмену.

"k" шагах в первой фазе алгоритм кодирова- 25 производится запись символа Ооут из внутния точно совпадает с описанным выше ал-: реннего буфера по шине 7 во входной регоритмом. На (k+1)-й операции в первом гистр 28 с ггоследующей установкой на такте в регистре 33 сохраняется накоплен- выходе регистра 29, В самой операции обное значение Вк, для чего.на выходе мульти- мена производится защелкивание данных плексора 30 устанавливается нулевой 30 Ощ в 28, снимаемых, в зависимости от реуровень, а на выходе мультиплексора 31 — жима работы системы, либо с шины 5, либо содержимое регистра 33, Во втором такте в с шины 7. В последующей операции произрегистр 34 заносится первое проверочное . водится запись принятой информации во слово W1, которое получается на выходе внешнеебуфернОеЗУ1, Процессиллюстри- . сумматора 38 при установке на выходе муль- 35 руется временными диаметрами (см, фиг, 5, типлексора 30 содержимого умножителя на 6). Перемещение данных по шинам осущеконстанту 38, а на выходе мультиплексора ствляетсяспомощьюблокаввода/вывода4;

31 — содержимого регистра 33. В последую- .Управление передачей данных производитщейоперациивпервомтактеосуществляет-: ся сигналами SO и Sl, поступающими на ся сохранение велйчины Вь. а во втором 40 управляющие входа 14, 15, и задающими такте в регистр 34 заносится символ Wp, для направление переноса информации на. форчего на выходе мультиплексора 31 устанав- "мирователях 55 и 56 соответственно. Муль: ливается содержимое регистра 34, а на вы- типлексор 49 используется для установки на

- .ходе мультиплексора 30 — содержимое входе буферного регистра 28 принимаемых регйстра 33, Тэк же, как в режиме, декодиро- 45 с внешних шин информационных символов, вания, здесь вводится дополнительная опе- для чего задействованы два его входа. Трерация, в первом такте которой по импульсу тий вход мультиплексора используется в реС4 в вйходной буферный регистр 29 зайо- жиме кодирования при подготовке сится второе.проверочное слово Wp из (3). информационного блока для занесения в для чего на выходе мультиплексора 30 уста- 50 начало блока синхропачки, а также передачи навливается сигнал нулевого уровня, а на символов, сгенерированных схемой делевыходе мультиплексора 31 — содержимое ния на полинам 3, на выход системы. предрегистра34, Во второмтакте этой операции ставляющих собой остаток от деления на по импульсу С2 в 34 заносится первое про- многочлен- генератор. верочное слово Wq, получающееся ча выха- 55 6(х)=(Х1 +X1 +X +1}(X б+X -Х+1). (6) де мультиплексора 30 содержимого Управление старшим разрядом мультиплерегистра 34; а на выходе 31 - содержимого сора можно осуществлять с помощью прирегистра 33. В послецующей операции в знаков, вырабатываемых в контроллере 2 первом такте содер>кимое регистра 34 пере- "Поиск", активного на интервале. соптветстносится в выходной буфер 29 аналогично с вующем символам синхропачки. и "вставка

Х . = Х+ 1, (7) 1. Канальный кодек, содержащий блок буферной памяти, контроллер. блок деления

Он являетсясоставйой частьюпреобразова- 20 на полинам и блок ввода-вывода, первая теля кода 19, представляющего собой сум- шина ввода-вывода которого является перматор по модулю два, на один из входов. вой информационной шиной канального которого поступают информационные кодека,:выход контроллера подключен к символы, а нэ другой-замешиваемая псев- .адресной. шине блока буферной памяти, дослучайная последовательность с выхода 25 шина ввода-вывода которого объединена с .рассмотренного выше генератора, Вход второй шиной ввода-вывода блока ввода.. преобразователя кода подключается к.ин- . вывода:и является второй информационной -формационному выходу блока анализа и шиной канального кодека, о т л и ч а к> щ и йобрэботки информации8, а выход подсоеди- с я тем, что, с целью повышения быстродей няется к входам шинных формирователей 30 ствия кодека, в него введены блок анализа устройства ввода/вывода4. В режимекоди- . и обработки информации, селектора кодо рования преобразованию подвергаются вой комбинации и преобразователь кода, данные; устанавливаемые на выходе про- выходы которого подклю <ены к первым инцессора в интерфейсную операцию: в ос- . формэциониымвходамблокаввода-вывода, тальные моменты времени выход 35 выходы которого подключены к информацигенератора бланкируется и не мешает обра- онным входам блока анализа. и обработки . ботке осуществляемой над инфармацион- информэцииивходамблокаделениянапол.ным массивом. В альтернативном режиме ином, выход которого подключен к второму . преобразуются входные данные принятые информационному входу блока ввода-вывоиз канала и последующая обработка произ- 40 да, первый и второй управляющие входы водится над блоком истинных данных. которого являются одноименными входами

Для нормальной реализации поиска и канального кодека, информационные выхозахвата блока информации синхропачка, ды блока анализа и обработки информации .располагающая в заголовке преобрэзова- подключены к входам преобразователя конию не подвергается, а любая информаци- 45 дов и селектора кодовой комбинации, выход оннэя выборка, организованная в блок, которого подключен куправляющему входу начинается с последовательности нулевых контроллера, управляющий выход, первый —. символов некоторой длины, являющейся четвертый управляющие входы и первыйкомпонентой межблочного пространства. пятый тактовые входы блока анализа и

Поисковые функции в системе выполняет 50 обработки информации являются соответстселектор кодовой комбинации, представля- венно управляющим выходом, третьим-шеющий собой многоступенчатую схему.срав- стым - управляющими входами и нения, вырабатывающую при наличии первым — пятым тактовыми входами кэнальрассогласования флаг ошибки "FIND", кото- ного кодека, рый поступает нэ вход 17 контроллера. По- 55 2.-Кодек по и, I, отличающийся. явление такого флага устанавливает тем, что блок анализа и обработки информасистему в.режим обнаружения синхропач- ции содержит первый и второй буферные ки, поиск которой осуществляется в первой регистры, первый и второй мультиплексоры, половине каждого очередного приходящего сумматор по модулю два, первый и второй кадра, При успешном завершении опера- . регистры памяти, регистр признака, зле9 1798922

CRC", активного на требуемом интервале, . ции вырабатывается признак "Захват", заобъединенных в общий сигнал, прещающий работу схемы сравнения до

Использование в качестве среды рас- ...конца захваченного блока и переводящий пространения. информационного сигнала . контроллер буферного 3Y2 в режим. приема оптического канала приводит к необходимо- 5 информационных символов, для которого

: сти применения шумоподобных сигналов, характерно листование данныи rio" чет/непозволяющих эффективно выделять полез- чет. ную компоненту на выходе:фотоприемника, . Контроллер буферного ЗУ 2 предстэвляналичие разделительной емкости которого ет собой: два генератора, работающих вможет прйводить к потерями принимаемом 10 мультиплексном режиме, один из которых

Ситнале. С этой целью используется генера- предназначей для операций ввода/вывода . тор псевдослучайной последовательности, данных из кодека, а второй поддер>кивает содержимое выхода которого замешивает-. сйособ выборки символов согласно описанся в информсигнал. Этот генератор выпал- ному ранее алгоритму работы процессора. няется в виде сдвиговой схемы с обратными .15

-связями, удовлетворяющими уравнению . Ф о р м ул а и з о б р е т е н и я

1798922

4 !

5 мент совпадения, выход которого является . управляющим выходом блока, и умножитель на постоянный коэффициент, выход котораго подключен к первым информаци, онным входам первого и второго мультиплексора, выход первого буферного регистра подключен к второму информационному входу первого мультиплексора, выход которого подключен к первому входу сумматора по модулю два, выход которого подключен к информационным входам первого и второго регистров памяти, регистра признака и второго буферного регистра, выход которого является информационным выходом блока, выходы первого регистра памяти и регистра признака подключены соответственно к второму информационному входу второго мультиплексора и первому входу элемента сов адения, выход второго регистра памяти подключен к входу умножителя на постоянный коэффициент, третьему информационному входу первого мультиплексора, второму входу элемента совпадения и третьему информационному входу второго мультиплексора, выход которого подключен к второму входу сумматора па модулю два, четвертые информационные входы первого и второго мультиплексоров подключены к шине логического ноэля, тактовые. входы первого буферного регистра, первого и второго регистров памяти, регистра признака и второго буферйого регистра являются соответСтвенно первым-пятым

5 тактовыми входами блока, первые и вторые управляющие входы йервога и второго мультиплексоров являются cooTBBTGTBBHHO первым — четвертым управляющими входами блока, Информационный вход первого бу10 ферного регистра является информационным входом блока.

3. Кодек по и. 1, отличающийся тем, что блок ввода-вывода содержит мультиплексор и первый и второй шинные фор15 мирователи, шины ввода-вывода которых . являются соответственна и второй шинами ввода-вывода блока, информационные входы шинных формирователей объединены и являются первыми информационными вхо20 дами блока, выходы шинных формирователей подключены к первым и вторым информационным входам мультиплексора, третий информационный вход и выход которого являются соответственно вторым ин25 формационным входом и выходом блока, управляющие входы первого и второго шинных формирователей являются соответственно первым и вторым управляющими входами блока.

17909?2 вктор

26

О-и кадр рн

i.- кадр рн

2-й кадр

З- к ар

97-а koap!

1

1 !

I

I. !

1

I I .l !

Ю

Е

I.

С3

° 1

° ° ° °

t 1 °

l I ..C

/

° °

° °

° °

° б

° 1 б \ б

1 ! ,)к ! !

Г4 Kl

ГЧ

%4 I

° 4

iч-. M б (2

Ж О

ГГ

° °

° ° ° ° ° 1 1 б . ° ° °

1 1.: ° 1 °

° ° - ° i, °

° ° ° 1

° 1 ° Э °

l 798922. а

Т

0 О

Е 0 с- р 2 0..1:

Т <Ф а с4..3

О 1 (Л и

Р.б т.

Е Ll

0 .-6!

Ги !Ч Г

CD МЪ.!, (Я Я Я

ID -л! -1 -«

I

Gl Г-) U3 . ОЭ -.I I

GI XII EI р л л

1

:CD &! ГЧ !Г!

CO ГЧ Г -б с с!! З « «-б

-1--° ° °

° .l! . 1

° 1 б

l >

Т

o-

l () о ! ()

;! !

lQ

° ° 1

1I

Э ! (О 01

I .Ul С7 I Гб"б Ь» I

CA Ql Ю Ю щ !р!

I I

СР Г 4, !Р СО

1 1

Ñll I Y) l М спвоо и с1! !

03 - ч N я

1. сГ I e !1 Г! CD C5 Б

Б .Э1л л! ю ! l

Ы M (О О1

1. 1

Ч VI I Г) Ф- l

О1 (7t Е;) Cg (Я (Я! -ю! !

CD CT Гч !Л ОЗ

CD l n I l—

О СР C2 Kl ".-1

I !

Ю! -4 01!

I 1

1798922!

1 Г

СВ

С 4 г ъ

CQ (3"

LY с

Т3

CC (Х

I I

Ю LD с (> с

Сэ - СЧ сЛ СЛ сЛ

<Л (Л (Л

С )

Ж 1й с, а

1798922

Составитель А. Шумихин

Редактор Т.Орловская Техред ММортентал:,:-Корректор A.Мотцль

Заказ 780 . Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и:открытиям при ГКНТ СССР

113035, Москва, )K-35, Раушская наб,, 4/5

Производственно-издательский комбинат ."Патент", r Ужгород, ул.Гагарина, 101