Обнаружитель сигналов
1. Обнаружитель сигналов, содержащий квантизатор, блок запрета, элемент ИЛИ, блок управления и N последовательно включенных каналов, при этом третьи входы всех каналов соединены с источником тактовых импульсов, а стробирующий выход каждого из N каналов соединен с соответствующим входом элемента ИЛИ, выход которого соединен с вторым входом блока запрета, выход которого соединен с первым входом первого канала, управляющий вход, N информационных входов и выходов блока управления соединены соответственно с выходом N-го канала, информационными выходами и четвертыми входами соответствующих каналов, при этом каждый из N каналов содержит элемент ИЛИ и последовательно включенные первый элемент И, счетчик, формирователь строба, второй элемент И, решающий блок и триггер, выход которого соединен с первыми входами первого и третьего элементов И, выход решающего блока через элемент ИЛИ соединен с вторыми входами решающего блока и счетчика, первым, вторым, третьим и четвертым входами и выходом, стробирующим и информационными выходами канала соответственно являются соединенные между собой вторые входы триггера и третьего элемента И, вторые входы второго и первого элементов И, второй вход элемента ИЛИ и выход третьего элемента И, соединенные между собой первый вход второго элемента И и третий вход решающего блока и второй выход решающего блока, отличающийся тем, что, с целью повышения вероятности правильного обнаружения при ограниченном числе каналов в условиях воздействия протяженных по дальности помех, введен блок анализа и блокировки, вход которого соединен с выходом квантизатора, а выход соединен с объединенными первым входом блока запрета и вторыми входами всех N каналов.
2. Обнаружитель сигналов по п.1, отличающийся тем, что блок анализа и блокировки содержит последовательно соединенные блок задержки, элемент И-НЕ, триггер и второй элемент И, выход которого является выходом блока анализа и блокировки, последовательно соединенные инвертор и первый элемент И, выход которого соединен с вторыми входами триггера и второго элемента И, выход блока задержки соединен с вторым входом первого элемента И, а объединенные входы блока задержки, инвертора и второй вход элемента И - НЕ являются входом блока анализа и блокировки.
