Устройство для адаптивного подавления помех

 

Изобретение относится к вычислительной технике и может использоваться в автоматизированных системах управления воздушным движением с дискретным режимом обзора для выделения сигналов на фоне помех с неизвестными корреляционными свойствами. Цель изобретения - повышение точности. Для этого в устройство для адаптивного подавления помех, содержащее М (М - целое число) корреляторов, первую и вторую группы из М умножителей компактных чисел, сумматор комплексных чисел, первый и второй элементы задержки, измеритель междупериодного сдвига фазы помехи и блок формирования весовых коэффициентов, введены дополнительно блок обнаружения кромок помех, коммутатор, группа из М коммутаторов и группа из М сумматоров комплексных чисел. 1 з.п.ф-лы, 15 ил.

Изобретение относится к вычислительной технике и может использоваться в автоматизированных системах управления воздушным движением с дискретным режимом обзора для выделения сигналов на фоне помех с неизвестными корреляционными свойствами. Целью изобретения является повышение точности. На фиг. 1 представлена структурная электрическая схема устройства для адаптативного подавления помех; на фиг. 2 то же блока обнаружения кромок помех; на фиг. 3 то же коммутатора; на фиг. 4 то же блока формирования весовых коэффициентов; на фиг.5 то же коррелятора; на фиг. 6 то же измерителя междупериодного сдвига фазы помехи; на фиг. 7 то же умножителя комплексных чисел второй группы; на фиг. 8 то же сумматора; на фиг. 9 то же умножителя комплексных чисел первой группы; на фиг. 10 то же элемента задержки; на фиг. 11 то же вычислителя весовых коэффициентов; на фиг. 12 - то же сумматора комплексных чисел; на фиг. 13 то же узла вычисления модуля; на фиг. 14 то же фазовращателя; на фиг. 15 то же узла усреднения. Устройство адаптивного подавления помех содержит М(М целое число) корреляторов 2, первую и вторую группы из М элементов 5 и 9 соответственно задержки, первую и вторую группы из М множителей 3 и 4 комплексных чисел соответственно, сумматор 1 комплексных чисел, первый 7 и второй 8 элементы задержки, измеритель 10 междупериодного сдвига фазы помехи и блок 6 формирования весовых коэффициентов, i-й выход которого подключен к первому входу i-го умножителя 3 комплексных чисел первой группы, выход которого является информационным выходом устройства, информационным входом которого являются соединенные между собой первый вход измерителя 10 междупериодного сдвига фазы помехи и вход первого 7 элемента задержки, выход которого подключен к первому входу i-го коррелятора 2, входу второго элемента 8 задержки и второму входу второго элемента 8 задержки и второму входу измерителя 10 междупериодного сдвига фазы помехи, выход которого подключен к первому входу i-го умножителя 4 комплексных чисел второй группы, выход которого подключен к входу i-го элемента 5 задержки первой группы, выход которого подключен к входу i-го элемента 9 задержки второй группы и второму входу i-го коллектора 2, выход которого подключен к входу блока 6 формирования весовых коэффициентов, выход второго 8 элемента задержки подключен к второму входу умножителя 4 комплексных чисел второй группы и (m+1)-y входу сумматора 1 комплексных чисел. Кроме того, устройство содержит введенные дополнительно блок 11 обнаружения кромок помех, коммутатор 12, группу из М коммутаторов 13 и группу из М сумматоров 14 комплексных чисел, причем выход i-го элемента 9 задержки второй группы подключен к информационному входу i-го коммутатора 13 группы, выход которого подключен к первому входу i-го сумматора 14 комплексных чисел группы, выход которого подключен к второму входу i-го умножителя 3 комплексных чисел первой группы, выход j-го сумматора 14 комплексных чисел группы подключен к второму входу (i+1)-го умножителя 4 комплексных чисел второй группы, а выход М-го сумматора 14 комплексных чисел группы подключен к (m+2)-y входу сумматора 1 комплексных чисел, выход второго 8 элемента задержки подключен к информационному входу коммутатора 12 и информационному входу блока 11 обнаружения кромок помех, первый, второй и третий выходы которого подключены соответственно к (m+1)-y входу блока 6 формирования весовых коэффициентов, управляющему входу i-го коммутатора 13 группы и управляющему входу коммутатора 12, выход которого подключен к второму входу i-го сумматора 14 комплексных чисел группы, причем блок 11 обнаружения кромок помех (фиг. 2) содержит триггер 21, блок памяти 24, два элемента 17, 20 задержки, два элемента 18, 22 НЕ, два элемента 19, 23 И, компаратор 16 и узел 15 вычисления модуля, выход которого подключен к первому входу компаратора 16, выход которого подключен к первому входу первого 19 элемента И, входам первого 17 элемента задержки и первого элемента 18 НЕ, выход которого подключен к первому установочному входу триггера 21, выход которого является первым выходом блока обнаружения кромок помех, вторым выходом которого является выход второго 23 элемента И, выход первого 17 элемента задержки подключен к второму входу 23 элемента И и входу второго 22 элемента НЕ, выход которого подключен к второму входу первого 19 элемента И, выход которого является третьим выходом блока обнаружения кромок помех и подключен к входу второго 20 элемента задержки, выход которого подключен к второму установочному входу триггера 21, вход узла 15 вычисления модуля и второй вход компаратора 16 является соответственно информационным входом и входом задания порога блока обнаружения кромок помех. Кроме того, блок 6 формирования весовых коэффициентов (фиг.4) содержит узел 27 постоянной памяти, вычислитель 28 весовых коэффициентов, первую и вторую группы из М-1 ключей 29, 30 соответственно, группу из М-1 сумматора 31 и элемента 32 НЕ, выход которого подключен к управляющему входу n-го ключа 30 второй группы, выход которого подключен к первому входу n-го сумматора 31 группы, выход которого является n-м выходом блока, i-м входом которого является i-й адресный вход вычислителя 28 весовых коэффициентов, n-й выход которого подключен к информационному входу n-го ключа 30 второй группы, n-й выход узла 27 постоянной памяти подключен к информационному входу n-го ключа 29 первой группы, второй вход n-го сумматора 31 группы подключен к выходу n-го ключа 29 первой группы, i-й адресный вход вычислителя 28 является i-м входом задания коэффициентов блока, (М+1)-м входом которого являются соединенные между собой вход элемента 32 НЕ и управляющий вход n-го ключа 29 первой группы. Остальные блоки выполнены аналогично соответствующим блокам прототипа. Коррелятор 2 (фиг. 5) содержит сумматор комплексных чисел 33, первый узел 34 вычисления модуля, первый узел 35 усреднения, делитель 36, первый сумматор 37, второй узел 38 вычисления модуля, второй сумматор 39, второй узел 40 усреднения, третий узел 41 вычисления модуля и узел 42 памяти. Измеритель 10 междупериодного сдвига фазы помехи (фиг. 6) содержит сумматор комплексных чисел 43, узел 44 вычисления модуля, фазовращатель 45, сумматор комплексных чисел 46, узлы 47,48 вычисления модуля, сумматор 49, узел 50 вычисления модуля, сумматор комплексных чисел 53, узлы 54 и 55 усреднения, делители 56, 57. Умножитель 4 комплексных чисел второй группы (фиг.7) содержит два канала 58, 59, каждый из которых содержит первый умножитель 60, второй умножитель 61 и сумматор 62. Сумматор 1 комплексных чисел (фиг.8) содержит первый 63 и второй 64 сумматоры. Умножитель 3 комплексных чисел первой группы (фиг.9) содержит первый 65 и второй 66 умножители. Элементы 5,7,8,9 задержки (фиг.10) содержат первый 67 и второй 68 узлы задержки. Вычислитель 28 весовых коэффициентов (фиг. 11) содержит сумматоры 69,70,71, делитель 72, узел памяти 73 и элемент НЕ 74. Сумматор 33 (43,46,53) комплексных чисел (фиг.12) содержит первый 75 и второй 76 сумматоры. Узел 15 (фиг. 34, 38, 41, 47, 48, 50, 52) вычисления модуля (фиг.13) содержит первый 77 и второй 78 квадраторы и сумматор 79. Фазовращатель 45 (фиг. 14) содержит инвертор 80. Узлы 35, 40 усреднения n-го коррелятора 2 и узлы 54, 55 усреднения измерителя 10 междупериодного сдвига фазы помехи (фиг.15) содержат n элементов 81 задержки, первый 82, второй 83 сумматоры и соответственно М-n и n элементов 84 задержки. Устройство для адаптивного подавления помех работает следующим образом. Квадратурные составляющие суммы сигнала и пассивной помехи или только одной помехи, описываемые в каждом элементе разрешения по дальности последовательностью комплексных величин (1) где ϕ доплеровский сдвиг фазы за период повторения Т, поступают в первый элемент задержки 7, в котором задерживаются на период повторения Т. Задержанные величины U_j-1 с выхода первого элемента 7 задержки поступают на первые и вторые входы измерителя 10 междупериодного сдвига фазы помехи, корреляторов 2 и второго элемента 8 задержки. На другие входы измерителя 10 междупериодного сдвига фазы помехи поступают незадержанные величины непосредственно со входа устройства. Величины и суммируются (вычитаются) в сумматорах 43 и 46 измерителя 10 междупериодного сдвига фазы помехи (фиг. 6) путем сложения (вычитания) соответственных проекций этих величин (фиг. 12), при этом величина U_j на сумматор 43 поступает непосредственно, а на сумматор 46 через фазовращатель 45, осуществляющий в соответствии с своей структурой (фиг.14) поворот фазы и комплексной величины на угол π/2. Образующиеся на входах сумматоров 43 и 46 соответственно суммы (разности) поступают далее соответственно в узлы 44 и 47, на выходах которых в соответствии со структурой этих блоков (фиг.13) образуются величины Одновременно величины и поступают соответственно в узлы 48 и 52 на выходах которых образуются величины (3) которые затем суммируются в сумматоре 49. С выходов узлов 44 и 47 величины и поступают соответственно на входы сумматора 53, на другие входы которого поступает величина . На выходах сумматора 53 образуются следующие алгебраические суммы: (4) которые поступают далее соответственно в узлы усреднения 54 и 55, осуществляющие накопление данных с М+1 периодов, а в каждом периоде с N смежных элементов разрешения по дальности путем скользящего суммирования (фиг.15). На выходах узлов усреднения 54 и 55 имеет величины

которые поступают в узел 50 вычисления модуля. Сумма квадратов А² + B² с выхода узла 50 через узел вычисления квадратного корня 51 поступает в делители 56 и 57. В результате деления А и В на с выходов измерителя 10 междупериодного сдвига фазы помехи снимается комплексная величина , поступающая на соответствующие входы всех умножителей 4 комплексных чисел второй группы. Последовательное комплексное умножение задержанных элементами задержки 7,8,9, исходных данных на величину ei в соответствие с фиг.6 приводит к компенсации доплеровских сдвигов фазы помехи в выходных отсчетах помехи умножителей 4. Обрабатываемые величины перед поступлением в умножитель 4 комплексных чисел второй группы задерживаются во втором элементе 8 задержки. Величина задержки t₃ в элементе 8 задержки выбирается так, чтобы осуществляемая в умножителе 4 обработка соответствовала среднему элементу разрешения по дальности в совокупности N+1 элементов, по которым определяется величина . Тогда t₃ = (τ/N)/2+t₃₁, где τ длительность элемента разрешения, t₃₁ время выполнения вычислительных операций в арифметических узлах измерителя 10 междупериодного сдвига фазы помехи. Реализация такого соответствия позволяет при изменении доплеровского сдвига фазы помехи по дальности исключить ошибки, обусловленные задержкой использования ее оценки при обработке поступающих данных. Кроме того, при отсутствии помехи исключается влияние сигнала, так как в момент обработки элемента разрешения, содержащего сигнал, поступающая оценка не содержит отсчетов, соответствующих данному элементу, что достигается исключением отсчетов со среднего элемента при скользящем суммировании в узлах 54, 55 усреднения. Одновременно с выхода второго элемента 8 задержки отсчеты помехи поступают на коммутатор 12 и блок 11 обнаружения кромок помех. Блок 11 обнаружения кромок помех (фиг.2) формирует сигналы управления коммутатором 12 и дополнительными коммутаторами 13. Для этого выходные отсчеты второго элемента 8 задержки поступают в узел 15 вычисления модуля, где вырабатывается величина в соответствии с алгоритмом , которая сравнивается в компараторе 16 с опорным уровнем U_o, записываемым в блоке 24 памяти. Величина U_o выбирается из практических соображений, по ней фиксируются наличие или отсутствие отражений от помех в данном угловом положении луча. На выходе компаратора 16 вырабатывается в течение всего времени действия помехи последовательность единичных импульсов (для соответствующего кольца дальности), которая поступает на второй вход первого элемента И 19, осуществляющего логическое перемножение. На первый вход первого элемента И 19 поступают импульсы, задержанные на период повторения T_n в первом элементе 17 задержки и инвертированные в первом инверторе 18. В результате на выход первого элемента И 19, который является первым выходом блока 11 обнаружения кромок помех, проходит единичный импульс только в первом периоде после появления помехи. Этот импульс, задерживаясь на М периодов повторения Т_n во втором элементе 20 задержки, запускает триггер 21. Срабатывание второго элемента И 23 происходит только в следующем после окончания пачки периоде. При этом импульс, снимаемый с выхода второго элемента И 23, обнуляет триггер 21. В результате на выходе триггера 21 формируется положительный потенциал, который снимается с третьего выхода блока 11 обнаружения кромок помех. При работе вне кромок помехи при наличии на обоих входах триггера нулевых потенциалов он находится в состоянии хранения информации. Импульсом, снимаемым с первого выхода блока 11 обнаружения кромок помех, замыкаются ключи 25,26 коммутатора 12 (фиг. 3) и комплексные проекции первого отсчета поступают на входы умножителей 3,4 комплексных чисел через дополнительные сумматоры 14. Сразу при появлении помехи в образовании выходной величины устройства для адаптивного подавления помех принимают участие взвешенные в умножителях 3 комплексных чисел 1 группы выходных величины всех дополнительных сумматоров 14. Это приводит к устранению переходных процессов по передней кромке помехи и, следовательно, к более эффективной компенсации помех, в отличие от прототипа, в котором М первых отсчетов проходят на выход нескомпенсированными. После прихода первого отсчета помехи на выходе устройства образуется величина, эквивалентная его значению, умноженному на коэффициент передачи на нулевой доплеровской частоте, так как выходные величины дополнительных сумматоров 14 синфазны. С привода второго отсчета коммутатор 12 размыкается, на выходе устройства образуется величина смеси сигнала и коррелированных за один период остатков помехи. Таким образом, эффективность подавления помехи нарастает и достигает предельного значения к приходу (М+1)-го импульса. Потенциал, снимаемый по окончании пачки со второго выхода блока 11 обнаружения кромок помех, размыкает дополнительные коммутаторы 13, тем самым стирая информацию предшествующего углового положения луча и подготавливая элементы 5,9 задержки первой и второй групп для принятия новых данных в другом угловом положении. В результате устраняется переходный процесс по задней кромке помехи. С выхода умножителя 4 комплексных чисел второй группы через элемент 5 задержки первой группы, осуществляющий задержку на Т_n-t₃, обрабатываемые величины поступают в элемент 9 задержки второй группы на соответствующие входы первого коррелятора 2. На соответствующие входы других корреляторов 2 поступают комплексные числа, соответствующие другим периодам повторения, задержанные элементы 5,9 задержки первой и второй групп на время, кратное T_n. В корреляторах 2 вычисляются оценки междупериодных коэффициентов корреляции помехи согласно алгоритму

которые затем поступают в блок 6 формирования весовых коэффициентов. Оценки, подобно оценке eⁱϕ, вычисляются с задержкой. Для реализации соответствия обрабатываемых величин среднему элементу разрешения в выборках из N+1 усредненных элементов, по которым вычисляются оценки , а затем весовые коэффициенты фильтра, обрабатываемые отсчеты перед поступлением в умножители 3 комплексных чисел первой группы задерживаются на время t₃= (τΝ)/2+t₃ в элементах 9 задержки второй группы. Вычисление оптимальных весовых коэффициентов, реализующих предельные возможности выделения сигнала на фоне поступающей помехи, происходит в блоке 6 формирования весовых коэффициентов по поступающим на его входы оценкам . Критерий адаптации вектора весовых коэффициентов G построен на максимизации коэффициента улучшения отношения сигнал/помеха
(6)
где Ψ доплеровский сдвиг фазы сигнала за период повторения;
R_c, R_n соответственно корреляционные матрицы сигнала и помехи. Учитывая инвариантность структуры режекторного фильтра к параметрам сигнала и предполагая равномерное распределение величины j в интервале [0,2π],
найдем:
(7) Переходя в соответствии с адаптивным байесовским подходом к оценочным значениям матрицы R_n, критерий адаптации запишем в следующем виде:
(8)
Оптимальный вектор G формируется в процессе адаптации на основе оценок
(9)
и является собственным вектором матрицы соответствующим ее минимальному собственному значению λ_min= 1/μ_max и в общем случае имеющим вид G = { g_кe^ikf},, . Коэффициенты g_k определяются величинами и значением l_min. Повороты на углы k реализуются при последовательность прохождении обрабатываемых отсчетов через умножители 4 комплексных чисел второй группы. Конкретный вид адаптивных алгоритмов определяется для частных случаев. Соответствующие результаты приводятся в таблице. Величина l_min при М≥3 ввиду ее малости не учитывается. Вычисление коэффициентов g_k производится в вычислителе 28 весовых коэффициентов блока 6. Пример конкретного выполнения вычислителя весовых коэффициентов приведен на фиг.11. В переходном режиме работы оценки вычисляются с ошибкой. Поэтому до окончания переходного режима в устройстве для адаптативного подавления помех в обработке принимают участие величины постоянных весовых коэффициентов, хранящихся в узле 27 постоянной памяти. По окончании переходного процесса импульс снимаемый с третьего выхода блока 11 обнаружения кромок помех поступает на (М+1)-й вход блока 6 формирования весовых коэффициентов (фиг. 4). При этом размыкаются ключи 29, отключая выходы узла 27 постоянной памяти от первых входов сумматоров 31. Возникающий на выходе элемента НЕ 32 потенциал замыкает ключи 30, в результате чего к вторым входам сумматоров 31 подключаются входы вычислителя 28 весовых коэффициентов, и на умножители 3 комплексных чисел первой группы поступают коэффициенты, при помощи которых реализуется адаптивное подавление помех. По окончании импульса замыкаются ключи 29, а потенциалом с выхода элемента НЕ 32 размыкаются ключи 30. При этом выходы вычислителя 28 весовых коэффициентов подключаются по окончании переходного режима в тот момент, когда измерены все величины помехи. Рассчитанные в вычислителе 28 весовых коэффициентов весовые коэффициенты либо коэффициенты, записанные в узле 27 постоянной памяти, с выходов блока 6 поступают в соответствующие умножители, в которых осуществляется скалярное умножение на них задержанных проекций обрабатываемых сигналов. В сумматоре 1 комплексных чисел происходит раздельное суммирование одноименных взвешенных проекций обрабатываемых сигналов. В сумматоре 1 комплексных чисел происходит раздельное суммирование одноименных взвешенных проекций и образование выходной величины устройства для адаптивного подавления помех. При этом происходит режектирование помехи и выделение полезного сигнала.

Формула изобретения

1. Устройство для адаптивного подавления помех, содержащее М(М целое число) корреляторов, первую и вторую группы из М элементов задержки, первую и вторую группы из М умножителей комплексных чисел, сумматор комплексных чисел, первый и второй элементы задержки, измеритель междупериодного сдвига фазы помехи и блок формирования весовых коэффициентов, i-й выход которого подключен к первому входу i-го умножителя комплексных чисел первой группы, выход которого подключен к i-му входу сумматора комплексных чисел, выход которого является информационным выходом устройства, информационным входом которого являются соединенные между собой первый вход измерителя междупериодного сдвига фазы помехи и вход первого элемента задержки, выход которого подключен к первому входу i-го коррелятора, входу второго элемента задержки и второму входу измерителя междупериодного сдвига фазы помехи, выход которого подключен к первому входу i-го умножителя комплексных чисел второй группы, выход которого подключен к входу i-го элемента задержки первой группы, выход которого подключен к входу i-го элемента задержки второй группы и второму входу i-го коррелятора, выход которого подключен к i-му входу блока формирования весовых коэффициентов, выход второго элемента задержки подключен к второму входу умножителя комплексных чисел второй группы и (m+1)- входу сумматора комплексных чисел, отличающееся тем, что, с целью повышения точности, в него введены дополнительно блок обнаружения кромок помех, коммутатор, группа из М коммутаторов и группа из М сумматоров комплексных чисел, причем выход i-го элемента задержки второй группы подключен к информационному входу i-го коммутатора группы, выход которого подключен к первому входу i-го сумматора комплексных чисел группы, выход которого подключен к второму входу i-го умножителя комплексных чисел первой группы, выход j-го сумматора комплексных чисел группы подключен к второму входу (j+1)-го умножителя комплексных чисел второй группы, а выход М-го сумматора комплексных чисел группы подключен к (М+2)- входу сумматора комплексных чисел, выход второго элемента задержки подключен к информационному входу коммутатора и информационному входы блока обнаружения кромок помех, первый, второй и третий выходы которого подключены соответственно к (m+1)-му входу блока весовых коэффициентов, управляющему входу i-го коммутатора группы и управляющему входу коммутатора, выход которого подключен к второму входу i-го сумматора комплексных чисел группы, причем блок обнаружения кромок помехи содержит триггер, два элемента задержки, два элемента НЕ, два элемента И, компаратор и узел вычисления модуля, выход которого подключен к первому входу компаратора, выход которого подключен к первому входу первого элемента И, входам первого элемента задержки и первого элемента НЕ, выход которого подключен к первому входу второго элемента И, выход которого подключен к первому установочному входу триггера, выход которого является первым выходом блока обнаружения кромок помех, вторым выходом которого является выход второго элемента И, выход первого элемента задержки подключен к второму входу второго элемента И и входу второго элемента НЕ, выход которого подключен к второму входу обнаружения кромок помех и подключен к входу второго элемента задержки, выход которого подключен к второму установочному входу триггера, вход узла вычисления модуля и второй вход компаратора являются соответственно информационным входом задания порога блока обнаружения кромок помех. 2. Устройство по п.1, отличающееся тем, что блок формирования весовых коэффициентов содержит узел постоянной памяти, вычислитель весовых коэффициентов, первую и вторую группы из М-1 ключей, группы из М-1 сумматоров и элемент НЕ, выход которого подключен к управляющему входу n-го ключа второй группы, выход которого подключен к первому входу n-го сумматоров 31 группы, выход которого является n-м выходом блока, i-м входом которого является i-й адресный вход вычислителя весовых коэффициентов, n-й выход которого подключен к информационному входу n-го ключа второй группы, n-й выход узла постоянной памяти подключен к информационному входу n-го ключа первой группы, второй вход n-го сумматора группы подключен к выходу n-го ключа первой группы, i-й адресный вход вычислителя является i-м входом задания коэффициентов блока, (М+1)-м входом которого являются соединенные между собой вход элемента НЕ и управляющий вход n-го ключа первой группы.

РИСУНКИ

Рисунок 1