Устройство цикловой синхронизации

 

Изобретение относится к технике передачи цифровой информации и может быть использовано в системах связи с множественным доступом и системах телеметрии. Цель изобретения расширение области применения путем обеспечения возможности адаптации к изменениям кода. Устройство содержит регистры 1 и 2, коммутатор 3, блок 4 управления, блок 5 сравнения, блок 6 защиты от ложной синхронизации, блок 7 выбора максимума, блок 8 определения дли ны цикла, мультиплексор 9, преобразователь 10 кода, блок 11 фазирования. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛ ИСТИЧЕ С К И 1

РЕСПУБЛИК (я)ю 6 08 С 19/28

ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ

ВЕДОМСТВО СССР (ГОСПАТЕНТ СССР) ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4822292/24 (22) 10.05.90 (46) 30.03.93. Бюл. М 12 (71) Научно-исследовательский институт приборостроения (72) В.И.Ярыч (56) 1, Мартынов E.M. Синхронизация в системах передачи дискретных сообщений. М.:

Связь, 1972.

2. Колтунов М.Н. и др, Синхронизация по циклам в цифровых системах связи, М.:

Связь, 1980.

„„ Ц „„1805485 А1 (54) УСТРОЙСТВО ЦИКЛОВОЙ СИНХРОНИЗАЦИИ (57) Изобретение относится к технике передачи цифровой информации и может быть использовано в системах связи с множественным доступом и системах телеметрии.

Цель изобретения расширение области применения путем обеспечения возможности адаптации к изменениям кода. Устройство содержит регистры 1 и 2, коммутатор 3, блок 4 управления, блок 5 сравнения, блок

6 защиты от ложной синхронизации, блок 7 выбора максимума. блок 8 определения дли ны цикла. мультиплексор 9, преобразователь 10 кода блок 11 фазирования. 1 ил, 1805485

Изобретение относится к многоканальной передаче информации с использованием временного разделения каналов и может найти применение в системах связи и телеметрических системах, .

Цель изобретения — расширение области применения путем обеспечения возможности адаптации к изменению кода синхрогруппы и длительности синхроцикла.

На чертеже приведена структурная схема устройства. ,Устройство цикловой .синхронизации содержит. регистры 1 и 2, коммутатор 3, блок

4 управления, блок 5 сравнения, блок 6 защиты от ложной синхронизации, блок 7 выбора максимума, блок 8 определения длины цикла, мультиплексор 9, преобразователь

10 код-код, блок 11 фазирования.

Устройство цикловой синхронизации работает следующим образом. Перед нача.лом сеанса связи в устройстве отсутствует априорная информация о длине цикла и о синхрогруппе (о структуре синхрокода). При появлении на входе устройства цифровой информации (ЦИ) в сопровождении тактовых сигналов (ТС) блок 4 управления переключает коммутатор 3 в положение, когда

ТС проходит на тактовый вход регистра 2. В регистр 2 записывается и запоминается в нем последовательность бит входной ЦИ, длина которой равна (+ 2К).

После отсчета ТС, равного L+ 2К, блок управления 4 переключает коммутатор 3 в положение, когда ТС проходят на тактовый вход регистра 1. Через регистр 1 продвигается ЦИ, число тактов продвижения которой может составлять n(l +2К), где и =1,2,3 ....

Блок 5 сравнения осуществляет поразрядное сравнение символов ЦИ, содержащихся в регистрах 1 и 2, в каждом такте поступления ЦИ. Сравнение происходит по группам, число разрядов в которых соответствует числу символов синхрогруппы. При совпадении каких-либо rpynn на выходе блока сравнения появляются сигналы совпадения. Эти сигналы поступают на входы блока 6 защиты от ложной синхронизации, на вторую группу входов которого поступают те же кодовые группы ЦИ, что и на вход блока 5 сравнения.. Если какая-то кодовая группа, хранящаяся в регистре 2, совпала с идентичной кодовой группой регистра I, то s блоке 6 происходит дополнительная проверка совпавшей кодовой группы на совпадение с кодовой группой явно несинхронизирующей информации, состоящей, например, из одних нулей или одних единиц. Если совпадение произошло и в этом случае, то на выходе блока 6 защиты от ложной синхронизации сигнал о данной группе не появляется. Если же кодовая группа, совпавшая в блоке 5 сравнения, не совпала с контрольной группой в блоке 6, то информация об этой группе передается на выход блока 6 защиты от ложной синхронизации.

Информация обо всех совпавших кодовых группах в каждом такте поступления ЦИ передается на входы блока 7 выбора максимума, который анализирует число совпадений каждой из кодовых групп и определяет ту кодовую группу, число совпадений которой на некотором интервале анализа превысило пороговое значение, Информация об этой группе в виде номера группы, пред"5 ставленного однопозиционным кодом, поступает на вход преобразователя 10 код — код, где преобразуется в двоичный код номера группы.

Двоичный код номера группы поступает на управляющие входы мультиплексора 9, к

20 информационным входам которого подключены все кодовые группы последовательности бит ЦИ, хранящейся в регистре 2. Таким образом, на выходе мультиплексора 9 оказывается кодовая группа, номер которой присутствует на управляющих входах мультиплексора 9. Эта кодовая группа является синхронизирующей и по сигналу записи она с выхода блока 7 выбора максимума зано30 сится в ОЗУ блока 11 фаэирования.

B блоке 8 определения длины цикла подсчитываются число ТС между появлениями сигналов превышения порогового значения на выходе блока 7 выбора максимума.

35 Полученное число ТС, соответствующее длине цикла, заносится в ОЗУ блока 11 фазирования по сигналу записи, сформированному в блоке 8. дельному каналу управления.

Изобретение обладает следующими преимуществами: — обеспечивает цикловое фазирование при априори неизвестной. длине цикла;

40 Таким образом, в начале сеанса связи в устройство в течение нескольких циклов принимаемой ЦИ определяется длина цикла и код синхрогруппы, По найденным значениям в дальней45 шем блоком 11 фазирования осуществляется выделение синхронизирующей информации и формируются сигналы начала и окончания сообщения в цикле. Если в следующем сеансе связи длина цикла и синхрокомбинация будут

50 изменены, то работа устройства повторится, причем для настройки устройства на работу с другими характеристиками цикловой синхронизации не потребуется какая-либо управляющая информация, предшествую55 щая сеансу связи и передаваемая по от1805485

Составитель В. Ярыч

Техред M.Moðãåíòàë

Редактор

Корректор T. Вашкович

Заказ 944 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101 — обеспечивает цикловое фазирование при априори неизвестной синхрокомбинации, — обладает возможностью автоматической адаптации к изменениям кода; — повышает эффективность использования канала связи за счет исключения необходимости передачи номера абонента наряду с синхрогруппой, поскольку за счет отыскания и определения синхрокода одновременно можно осуществлять и дешифрацию номера абонента.- находящегося на связи, в том случае. если синхрогруппа одновременно является и номером абонента (необходимость в передаче и различии номеров абонентов возникает в случае множественного доступа с временным разделением (МДВ Р).

Формула изобретения

Устройство цикловой синхронизации, содержащее первый регистр, коммутатор, блок сравнения, блок управления, выход которого соединен с управляющим входом коммутатора,. вход коммутатора является тактовым входом устройства, о т л и ч а ющ е е с я тем, что, с целью расширения .области применения путем обеспечения адаптации к изменениям кода, в него введены блок фазйрования, блок определения длины цикла, блок выбора максимума, преобразователь кода, блок защиты от ложной синхронизации, мультиплексор и второй регистр, вход блока управления объединен с входом коммутатора, первый и второй выходы которого соединены соответственно с тактовыми входами первого и второго регистров, информационные входы которых объединены и являются информационным

5 входом устройства, выходы первого регистра подключены к первым входам блока сравнения и мультиплексора, выходы второго регистра — к вторым входам блока сравнения и первым входам блока защиты от лож10 ной синхронизации, выходы которого соединены с входами группы блока выбора максимума, выходы блока сравнения подключены к вторым входам блока защиты от ложной синхронизации, выходы группы

15 блока выбора максимума через преобразователь кода соединены с вторыми входами мультиплексора, выходы которого подключены к входам первой группы блока фазирования, выход которого является выходом

20 устройства, первый и второй выходы блока выбора максимума подключены соответственно к первым входам блока фаэирования и блока определения длины цикла, выход которого соединен с вторым входом блока

25 фазирования и первым входом блока выбора максимума, второй вход которого объединен с вторым входом блока определения длины цикла и является тактовым входом устройства; выходы группы блока определе30 ния длины цикла подключены к входам второй группы блока фазирования, третий и четвертый входы которого являются соответственно тактовым и информационным входами устройства.