Устройство для сопряжения процессоров

 

Изобретение относится к вычислительной технике и может быть использовано при построении многомашинных комплексов и мультипроцессорных систем. Цель изобретения - расширение функциональных возможностей за счет параллельной передачи информации одновременно в несколько процессоров. Поставленная цель достигается тем, что устройство содержит с первого по N-й блоки коммутации, где N - число коммутируемых процессоров системы, (N + +1)-й блок коммутации, блок управления. 4 ил., 1 табл.

COIO3 СОВЕТСКИХ "

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51)5 G 06 F, 15/16

ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ

ВЕДОМСТВО СССР (ГОСПАТЕНТ CCCP)

3„ с г.; 1;> „::„8Ц д:1

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

1 (21) 4828762/24 (22) 24.05.90 (46) 07.04.93, Бюл. № 13 (71) Научно-производственное объединение

"Импульс" (72) А,В,Герасименко, И.И.Петров, В.Н.Куценко и Н,В,Косинов (56) Авторское свидетельство СССР

¹ 1388883, кл. 6 06 К 15/76, 1987.

Авторское свидетельство СССР

¹ 1418729, i

ПРОЦЕССОРОВ

Изобретение относится к.цифровой вычислительной технике и может быть использовано в многомашинных вычислительных системах для органйзации межмашинного взаимодействия.

Цель изобретения — расширение области применения устройства..

На фиг. 1 приведена структурная схема устройства, на фиг, 2- функциональная схема блока коммутации; на фиг. 3 — функциональная схема узла коммутации; на фиг. 4— функциональная схема узла управления коммутацией; на фиг. 5 — алгоритм работы устройства; на фиг, 6 — временная диаграмма работы устройства.

Устройство для сопряжения ЭВМ (фиг.

1) содержит блоки 11 — 1и сопря>кения, блок

2 управления, содержащий узел 3 управления коммутацией и. блок 4 сопряжения, локальные шины 51 — 5N для подключения к

ЭВМ и системные шины 6 для подключения к управляющей ЭВМ. Блоки 11 — 1 сопряжения через системные шины 6 адреса, управФ. >Ы„, 1807495 А1 (57) Изобретение относится к вычислительной технике и может быть использовано при построении многомашинных комплексов и мультипроцессорных систем, Цель изобретения — расширение функциональных возможностей за счет параллельной передачи информации одновременно в несколько процессоров. Поставленная цель достигается тем, что устройство содержит с первого по N-й блоки коммутации, где N — число коммутируемых процессоров системы, (N +

+1)-й блок коммутации, блок управления, 4 ил„1 табл. ления и данных соединены с узлом 3 управления и блоком 4 сопряжения.

Блок 1 сопряжения (фиг. 2) содержит элемент И 7, элементы И-НЕ 8, 9, регистр 10, дешифраторы адреса 11, 12; счетчик 13, элемент ИЛИ-НЕ 14, двунаправленный буфер данных 15, элемент И 16, триггер 17, элемент ИЛИ 18, элемент И 19, однонаправленный буфер данных 20, дешифратор адреса

21, элемент ИЛИ 22. Элемент И 7, элементы

И-НЕ 8, 9, регистр 10, дешифраторы адреса

11, 12, счетчик 13 и триггер 17 соединены с соответствующими системными шинами 6, а буфер данных 15, элемент ИЛИ 22, буфер данных 20, дешифратор адреса 21 и выходы регистра 10 соединены с соответствующими локальными шинами 5.

Бгок 4 сопряжения (фиг. 3) содержит элементы И 23, 24, элементы И-НЕ 25, 26, регистр 27, дешифратор адреса 28, счетчик

29, элементы И-НЕ 30, 31, двунаправленный буфер данных 32, элементы ИЛИ 33, 34, элемент И 35, однонаправленный буфер дан-.

1807495

3 ных 36. Элементы 23 — 26, регистр27, дешифратор адреса 28, счетчик 29 соединены с соответствующими шинами управляющей

3ВМ, а элементы 30, 31, буфер данных 32, элементы 34, 35 и буфер данных 36 — с соответствующими шинами 6. Узел управления коммутацией (фиг. 4) содержит постоянное запоминающее устройство (ПЗУ) 37, регистр 38, ПЗУ 39, дешифратор адреса 40, счетчик 41. Выходы регистра 38 соединены с входами ПЗУ 37, 39, дешифратор адреса

40 соединен с входом счетчика 41. Устройство для сопряжения ЭВМ через локальные шины 5 и системные шины 6 подключается к группе ЭВМ, между которыми необходимо реализовать обмен информацией.

Устройство работает следующим образом, \

Устройство обеспечивает два режима работы: — передача информации с системных шин 6 параллельно во все локальные шины

5, к которым подключены ЭВМ-приемники, причем передача информации осуществляется в режиме прямого доступа к памяти как передающей, так и принимающей ЭВМ: — передача информации в режиме прямого доступа к памяти с одной иэ локальных шин 5 параллельно во все остальныелокальные шины 5 и, кроме того, в системные шины 6.

Первый режим работы реализуется следующей последовательностью;

1. ЭВМ через системные шины 6 загружает начальный адрес памяти, в которой находится информация для передачи. в счетчик 29 узла 4 коммутации.

2. ЭВМ через системные шины 6 последовательно загружает начальные адреса в счетчики 13 необходимых блоков 1 сопряжения, связанных через локальные шины 5 с

ЭВМ-приемниками.

3, Каждый блок 1 сопряжения через шины 6 настраивается на режим записи информации в память ЭВМ-приемника, 4, Узел 4 сопряжения через шины 6 настраивается на режим чтения массива информации из памяти 3ВМ-передатчика, 5. В счетчик 41 узла 3 управления коммутацией записывается через шины 6 число байт массива передаваемой информации.

6. Управление обменом информацией передается узлу 3 управления коммутацией, который выставляет на управляющие системные шины 6 сигнал ЗАХВАТ, переводит процессор ЭВМ-передатчика а ""третье" состояние и берет на себя органиэацию обмена (логика работы иллюстрируется фиг. 5 и

6).

7. После конца обмена (т.е. когда содержимое счетчика 41 узла 3 управления коммутацией станет равным нулю) снимается сигнал ЗАХВАТ и 3ВМ-передатчик выдает

5 команды через блоки 1 "Запустить функциональную программу" и затем продолжает выполнение своей программы.

Получив сообщение о завершении выполнения программы с переданной ранее информацией приемом соответствующих сигналов "Запрос прерываний" на системные шины бс локальных шин 5 через дешифратор адреса 21 и триггер 17, управляющая

ЭВМ через шины 6 приступает к подготовке

15 обмена информацией между локальными шинами в соответствии с необходимым алгоритмом обмена.

Управляющая ЭВМ определяет ЭВМпередатчик и ЭВМ-приемники и проводит:

20 1. Загрузку начального адреса располо. жения ийформации в блок 1, подключенный к ЭВМ-передатчику и настройку его на ре жим чтения.

2. Загрузку начальных адресов во всех блоках 1 сопряжения, которые будут подключены к ЭВМ-приемникам, и настройку их на режим записи.

3. При необходимости параллельной записи информации через шины 6 в систем 30 ную память управляющей ЭВМ аналогично проводит подготовку блока 4 сопря>кения, 4. Запись в счетчик 41 узла 3 управления коммутацией длины массива передаваемой информации.

После этого узел 3 управления коммутацией обеспечивает параллельно быструю передачу информацией между ЭВМ, Остановимся подробно на работе блока

1 сопряжения (фиг, 2).

40 Настройка блока 1 производится от управляющей ЭВМ через системные шины 6 путем записи в регистр 10 требуемого кода . согласно таблице.

В этой таблице приведен один из воз45 можных вариантов управления системой.

Если. выполняются функции обмена из памяти ЭВМ на выходе элемента ИЛИ 22 вырабатывается сигнал ЗАХВАТ, который поступает в 3ВМ. После получения от ЭВМ

50 сигнала "Подтверждение захвата" (ПЗАХВ) из шины 5 элементы И 7, 8 и буферы 15, 20 подготовлены к работе.

Кроме загрузки регистра 10, перед началом обмена управляющая ЭВМ эагру>кает в.

55 счетчик 13 начальный адрес памяти.

Обмен начинается с выдачи сигнала

БОБ (быстрый обмен), В этом случае эле-. мент И 16 выдает сигнал разрешения в Gyфер 20, который подключает адрес с выхода счетчика 13 к магистрали адреса локальной

1807495 шины 5, и в буфер 15. который соединяет магистраль данных системной 6 и локальной шин 5. Если будет выполняться запись информации, то системный сигнал "Запись .ЗУ" (ЗП ЗУ) через элемент И 9 будет прохо- 5 дить на локальную линию ЗП ЗУ и в то же время будет ориентировать буфер 15 в направлении системная магистраль данных— локальная магистраль данных. Если будет выполняться чтение с шины 5, то уже сис- 10 темный сигнал ЧТ ЗУ будет передаваться на локальную линию ЧТ ЗУ через элемент 8, В обеих этих операциях локальная линия ГОТОВ будет подключена через вентиль 7 к системной линии ГОТОВ для анализа а уп- 15 равляющей ЭВМ.

По заднему фронту каждого импульса

ЧТ ЗУ или ЗП ЗУ вырабатывается сигнал на входе "-1" счетчика 13, и каждое следующее обращение к памяти производится по сле- 20 дующему по порядку адресу, (Здесь учиты вается, что шина адреса инверсная). Это обеспечивается элементом ИЛИ 18 и элементом И 19, Триггер 17 и дешифратор адреса 21 25 обеспечивает возможность локальной ЭВМ сообщить управляющей 3ВМ через выходы шины 6 с помощью сигналов ЗАПРЕТ о завершении текущего задания. . Рассмотрим подробно работу узла 4 со- 30 пряжения (фиг. 3).

Она во многом аналогична описанной выше работе блока 1 сопря>кения.

Настройка блока 4 сопря>кения производится управляющей ЭВМ путем записи в 35 регистр 27 требуемого кода:

При этом схема ИЛИ 33 вырабатывает разрешающий потенциал на схему И 24.

Кроме того, в счетчик 29 дол>кен быть загружен начальный адрес массива данных, который считывается из памяти или 50 записывается в нее. Во время быстрого обмена, уп равляемого узлом 3, вы рабаты вается потенциал БОБ, с помощью которого схемой И 24 вырабатывается разрешение для прохождения сигналов ЧТ ЗУ через схе- 55 му И 25 или ЗП ЗУ через схему И 26 соответственно при чтении или записи информации. Кроме того, выход схемы И 24 разрешает работу буфера данных 32 и буфера адреса 36.

После чтения или записи очередного байта информации из содержимого счетчика 29 вычитается единица (схемы 34 и 35), Формула изобретения

Устройство для сопряжения процессоров, содержащее группу из блоков сопряжения, каждый из которых содержит два элемента И, два элемента ИЛИ, элемент

ИЛИ-НЕ, регистр, три дешифратора адреса, двунаправленный и однонаправленный буферы данных, счетчик, триггер, причем информационные, управляющие, адресные входы-выходы первой группы входов — выходов i-го (i = 1, .„, N) блока сопряжения являются одноименными входами-выходами устройства, информационные, управляющие, адресные входы — выходы второй группы входов — выходов i-ro блока сопряжения . через одноименную системную шину соединены с одноименными входами — выходами второй группы входов — выходов (I+ 1)-го блока сопряжения, в каждом блоке сопряжения выход элемента ИЛИ-НЕ соединен с первым инверсным входом первого 3RBMBIIT3 И. входом первого элемента ИЛИ, выходы первого и второго разрядов регистра соединены соответственно с первым и вторым входами элемента ИЛИ-НЕ, выход первого дешифратора адреса соединен с входом режима регистра, выход второго дешифратора адреса — с одноименным входом режима счетчика, информационные выходы которого соединены с одноименным входом однонаправленного буфера данных, выход третьего разряда регистра соединен с входом сброса тригге а, информационный вход которого соединен с выходом третьего дешифратора адреса, выход перзого элемента И соединен с входом разрешения однонаправленного буфера данных, с первым входом второго элемента И и с входом разрешения двунаправленного буфера данных, выход второго элемента ИЛИ соединен с вторым входом второго элемента И, выход которого соединен со счетным входом счетчика, выход первого элемента ИЛИ, выходы четвертого, пятого и шестого разрядов регистра, выходы однонаправленного буфера данных являются соответственно выходом захвата, первым, вторым и третьим выходами запроса прерывания, выходом адреса первой группы входов-выходов блока сопряжения, вход записи внешнего устройства первой группы входов — выходов блока сопряжения соединен с синхронизирующим входом триггера, адресные вход первой группы входов блока сопряжения соединен с входом третьего дешифратора адреса. первые информационные входывыходы двунаправленного буфера данных

1807495

15

50 соединены с информационными входамивыходами первой группы входов †выход блока сопряжения, адресные входы второй группы входов-выходов блока сопряжения соединены с входами первого и второго дешифраторов адреса, системные двунаправленные информационные входы-выходы второй группы входов-выходов блока напряжения соединены с вторыми входами— выходами двунаправленного буфера данных, с информационными входами регистра, с информационными входами счетчика, выход триггера является выходом запроса второй группы входов блока сопряжения, вход записи внешнего устройства второй группы входов — выходов блока сопряжения соединен с входами синхронизации регистра и счетчика, о т л и ч а ю щ е ес я тем, что, с целью расширения области применения за счет обеспечения параллельной передачи однотипной информации одновременно в несколько ЭВМ, в него введены узел управления комг озицией и узел сопряжения, а в каждый блск сопряжения— третий элемент И и два элемента И-Н Е; узел управления коммутацией содержит два постоянных запоминающих блока, регистр, дешифратор адреса, счетчик; узел сопряжения содержит три элемента И,, четыре элемента И-НЕ, двунаправленный буфер данных, регистр, два элемента ИЛИ, дешифратор адреса, счетчик, однонаправленный буфер данных: в узле управления выход первого постоянного запоминающего блока соединен с информационным входом регистра. выход которого соединен с адресными входами первого и второго постоянных запоминающих блоков, первый выход дешифратора адреса узла управления соединен с входом первого разряда адреса управления. первого. постоянного запоминающего блока, выходы дешифратора адреса соединены с первым информационным входом счетчика, первый выход второго постоянного запоминающего блока соединен со счетным входом счетчика, выход переполнения которого соединен с входом второго разряда адреса первого постоянного блока, входы третьего, четвертого и пятого разрядов адреса первого постоянного запоминающего блока, вход режима регистра, информационный вход дешифратора, второй информационный вход счетчика, второй-пятый выходы второго постоянного запоминающего устройства 6 являются соответственно входами записи высшего устройства, захвата, готовности, запроса адреса, данных, выходами записи, чтения блокировки обмена и захвата группы входов-выходов узла управления, в узле сопряжения выход первого элемента И соединен с первыми входами второго элемента И, первого и второго элементов И-НЕ, третьего элемента И. с управляющим входом однонаправленного буфера данных, с первым управляющим входом двунаправленного буфера данных, первый выход регистра соединен с вторым входом первого элемента

И-НЕ, с первым входом первого элемента

ИЛИ, второй выход регистра — с вторыми входами второго элемента И-НЕ и первого элемента ИЛИ, выход которого соединен с первым входом первого элемента И. выход первого элемента И-НЕ соединен с выходом третьего элемента И-НЕ, с первым входом управления коммутацией двунаправленного буфера данных, с первым инверсным входом элемента ИЛИ, выход второго элемента

И-НŠ— с выходом четвертого элемента ИХЕ, с вторым входом управления коммутацией двунаправленного буфера данных, с первым инверсным входом элемента ИЛИ, выход которого соединен с вторым входом третьего элемента И, выход которого соединен со счетным входом счетчика, второй вход первого элемента И соединен с первыми входами третьего и четвертого элементов И-НЕ. третий вход первого элемента

И-НŠ— с вторым входом третьего элемента.

И-НЕ, третий вход второго элемента И-НЕ— с третьим входом третьего и вторым входом четвертого элементов И-НЕ, выход дешифратора адреса соединен с входом режима регистра, группа выходов дешифратора адреса — с первой группой информационных входов счетчика, второй вход второго элемента И, выходы первого и второго элементов И-НЕ, первый информационный вход-выход двунаправленного буфера данных, выход однонаправленного буфера данных является соответственно входом готовности, выходом чтения, выходом записи, входом — выходом данных, выходом адреса первой группы входов-выходов узла сопряжения, выход второго элемента И, инверсные входы первого, и четвертого элементов И, второй информационный вход-выход двунаправленного буфера, вход режима регистра и вход дешифратора адреса являются соответственно выходом готовности, входом блокировки обмена, входом чтения, входом записи, входом — выходом данных, входом записи внешнего устройства и входом адреса второй группы входоввыходов узла сопряжения блока сопряжения. выход элемента ИЛИ-НЕ соединен с первыми инверсными входами третьего элемента И и первого и второго элементов И-НЕ, выход шестого разряда регистра соединен с прямым входом первого

1BD7495

Функция

Раз я ы егист а 10

6 5 4 3 2 1

Чтение массива из ЭВМ че ез локальные шины 5

0 0 0 0 0 1

Запись массива в ЭВМ че ез локальные шины 5

0 0 0 0 1 0

Запустить на выполнение загруженную программ с ЭВМ, по ключенн ю к шинам 5

0 0 0 1 0 0

0 0.1 0 0 0

0 1 0 0 0 0

1 0 0 0 0 0

Запустить на выполнение программу самоконтроля

ЭВМ, по ключенн ю к шинам 5

П ек атить або ЭВМ

По тве ж ение и е ывания сб ос т игге а 17 элемента И-НЕ, выход пятого разряда — c прямым входом второго элемента И-НЕ, выход первого элемента И-Н Е соединен с первым входом управления коммутацией двунаправленного буфера данных, с первым инверсным входом второго элемента . ИЛИ, выход второго элемента И-НŠ— с вторым входом управления коммутацией двунаправленного буфера данных и вторым инверсным входом второго элемента ИЛИ, прямой вход третьего элемента И, выходы второго и первого элементов И-НЕ, третий инверсный вход второго элемента И-НЕ являются соответственно входом готовности, выходом чтения, выходом записи и входом захвата первой группы входом — выходом блока сопряжения, выход третьего элемента И, четвертый инверсный вход второго элемента И-НЕ, третий и четвертый инверсные входы первого элемента И-НЕ являются соответственно выходом готовности, входами чтения блокировки обмена и записи вто5 рой группы входов — выходов блока сопряжения, информационные. управляЮщие, адресные входы-выходы второй группы входов-выходов всех блоков сопряжения через системную шину соеди10 нены с одноименными входами — выходами группы входов-выходов узла управления и с одноименными входами — выходами первой группы входов — выходов узла сопряжения, информационные управляющие адресные вхо15 ды, выходы второй группы входов — выходов узла напряжения являются системными Входами-выходами устройства для подключения управляющего процессора.

1807495

1807495

Составитель Г,Смирнова "

Техред М,Моргентал Корректор A.Êîçîðèç

Редактор

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101

Заказ 1381 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, )К-35, Раушская наб., 4/5

Устройство для сопряжения процессоров Устройство для сопряжения процессоров Устройство для сопряжения процессоров Устройство для сопряжения процессоров Устройство для сопряжения процессоров Устройство для сопряжения процессоров Устройство для сопряжения процессоров Устройство для сопряжения процессоров 

 

Похожие патенты:

Изобретение относится к техническим средствам информатики и вычислительной техники и может быть использовано для обработки символьной информации в соответствии с заданной системой формул подстановок

Изобретение относится к вычислительной технике и может быть использовано для соединения микропроцессоров и микро- ЭВМ при решении различных задач управления процессами обработки информации

Изобретение относится к вычислительной технике и может быть использовано при построении:цифровых вычислительных систем повышенной надежности

Изобретение относится к вычислительной технике, в частности к адаптивным мультипроцессорным системам, перестраивающим свои характеристики в зависимости от заданных способов обработки данных и отказов отдельных процессоров,и может быть использовано в измерительно-вычислительных комплексах, системах автоматизации контроля сложных объектов

Изобретение относится к вычислительной технике и может использовать для создания отказоустойчивых многомашинных и многопроцессорных вычислительных систем

Изобретение относится к вычислительной технике, в частности к быстродействующим многопроцессорным системам.

Изобретение относится к вычислительной технике и может быть использовано при построении системы обмена данными между ЭВМ или между модулями многопроцессорных вычислительных комплексов

Изобретение относится к вычислительной технике и может использоваться для создания многомашинных вычислительных систем.Целыо изобретения является повышение достоверности передачи информации между ЭВМ

Изобретение относится к вычислительной технике и может быть использовано в электронной цифровой вычислительной машине

Изобретение относится к вычислительной технике и может быть использовано в вычислительных системах для связи процессоров с внешними устройствами, между процессорами, а также между процессорами и запоминающими устройствами

Изобретение относится к системам передачи стоимости товара при безналичных операциях

Изобретение относится к области операционной системы мультипроцессорных отказоустойчивых вычислительных систем

Изобретение относится к области цифровой вычислительной техники и может быть использовано при организации многомашинных комплексов и многопроцессорных систем

Изобретение относится к области вычислительной техники и предназначено для создания высокоскоростных систем обработки больших потоков данных в реальном режиме времени

Изобретение относится к области вычислительной технике и может быть использовано в цифровых вычислительных комплексах высокой производительности

Изобретение относится к вычислительной технике и может быть использовано при построении средств коммутации мультипроцессорных систем, абонентских систем связи с децентрализованным управлением, коммутационных средств параллельного обмена информацией в измерительных системах

Изобретение относится к вычислительной технике и предназначено для образования коммуникационной линии связи между двумя устройствами
Наверх