Устройство для отображения информации на экране электронно- лучевой трубки

 

Сущность изобретения: устройство содержит 2 коммутатора, 5 регистров. 1 регистр сдвига, 1 счетчик адреса, 3 буферных регистра, 1 шинный формирователь, 1 формирователь видеосигнала, 1 сдвигатель, 1 ЭЛТ, 1 синхронизатор, 1 блок управления, 1 формирователь адреса, 1 блок памяти. 1 з.п.ф-лы, 14 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51)5 G 09 G 1/16

ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ

ВЕДОМСТВО СССР (ГОСПАТЕНТ СССР) ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

О V (л

О (21) 4906572/24 (22) 30.01.91 э (46) 07.04.93. Бюл. N 13 (71) Винницкий политехнический институт и

Производственное обьединение "Терминал" (72) А.Г.Радзивил, К.С.Наумкин и IG,В.Сан4,!ë (56) Авторское свидетельство СССР

N 1300544, кл. G 09 G 1/16, 1985.

Изобретение относится к автоматике и вычислительной технике и может быть испольовано в устройствах отображения, когда требуется перемещать изображение на экране, преобразовывать видеоданные в заданном от процессора режиме и обмениваться информацией с процессором, .

Цель изобретения — повышение быстродействия и расширение области его применения за счет возможности представления изображения в окнах экрана путем перемещения иэображения в любом направлении — программно-изменяемой скоростью.

На фиг. 1 приведена структурная схема устройства; на фиг. 2 — функциональная схема формирователя адреса; на фиг, 3 — временная диаграмма работы устройства, на которой показаны основные операции над видеоданными, выполняемые устройством в каждом такте; на фиг. 4 — область координатного пространства видеопамяти; на фиг.

5 — временная диаграмма работы устройства режима индикации; на фиг. 6 — возможные варианты постраничного отображения на экране видеоинформации; на фиг. 7а— временная диаграмма работы устройства при выполнении операции "чтение слова Ы,„, 1807516 А1 (54) УСТРОЙСТВО ДЛЯ ОТОБРАЖЕНИЯ

ИНФОРМАЦИИ НА ЭКРАНЕ ЭЛЕКТРОННО-ЛУЧЕВОЙ ТРУБКИ (57) Сущность изобретения: устройство содержит 2 коммутатора, 5 регистров. 1 регистр сдвига, 1 счетчик адреса, 3 буферных регистра, 1 шинный формирователь, 1 формирователь видеосигнала, 1 сдвигатель, 1

ЭЛТ, 1 синхронизатор, 1 блок управления, 1 формирователь адреса, 1 блок памяти. 1 з.п.ф-лы, 14 ил. ми"; на фиг. 76 — "записи словами"; на фиг.

8а — выполнение операции "роллинг вверх (вниз); на фиг, 86 — "роллинг влево (вправо)" в области экрана; на фиг. 9 — временная диаграмма работы устройства при выполнении операции "роллинг вверх(вниз)"; на фиг..

10- временная диаграмма работы устройства при выполнении операции "роллинг влево(вправо)"; на фиг. 11 — временная диаграмма работы устройства при выполнении операции "битовая запись"; на фиг.

12 — функциональная схема дешифратора формирователя адреса; на фиг, 13 — функциональная схема регистра сдвига; на фиг.

14 — сдвигателя.

Устройство содержит. первый коммутатор 1, регистр 2 начального адреса, первый

3 и второй 4 регистры текущего адреса (первой и второй страниц индикации), первый 5 и второй 6 регистры адреса модификации (соответственно, координат Х и Y), счетчик 7 адреса, формирователь 8 адреса, первый буферный регистр 9, блок 10 памяти, регистр

11 сдвига, второй буферный регистр 12, шинный формирователь 13, второй коммутатор 14, третий буферный регистр 15, формирователь 16 видеосигнала, электрон1807516 но-лучевую трубку (ЗЛТ) 17, сдвигатель 18, блок 19 управления и синхронизатор 20.

Следующими позициями обозначены:

21 — вход/выход, 22 — вход импульса сброса, 23- вход импульса пуска, 24 — вход сигнала конца интерполяции, 25 — 28 — входами импульсов интерполяции +X,-X, +Y,-Y устройства, 29-31 — связи соответствующих блоков, 32 — информационный вход устройства, 33 — 35 — связи соответствующих блоков; 36 — первая информационная шина, 37 — 94 — связи соответствующих блоков, 95 — вторая информационная шина устройства.

Формирователь 8 адреса содержит с первого по третий регистры 96, 97 и 98 с первого по третий коммутаторы 99, 100, 101 и дешифратор 102 (адреса).

Регистры 96 — 98 служат для временного хранения кодов формируемых адресов.

Информационный вход 36 соединен следующим образом: с 8 — 15-й — разряды соединены с информационным входом регистра 96, с 0 — 7-й — разряды — с информационным входом коммутатора 99.

Информационные входы 47 и 48 соединены следук щим образом: с 2 — 9-й разряды входа 47 — в общую шину и к второму информационному входу коммутатора 100, а с 03-й разряды — с информационным входом регистра 98.

Дешифратор 102 состоит из дешифраторов 103 и 104 (два в четыре) и групп элементов 105-108 2И-НЕ, 0-й и 1-й, 3-й и 4-й разряды адресной шины (выход 61) определяет выборку сигналов RA и СА соответственно, в режиме битовой записи.

Регистр 11 сдвига состоит из регистоов сдвига 109 и 110, что позволяет за период работы устройства последовательно сдвинуть 16-ть разрядов слова видеоданных, записанных в виде параллельного кода в регистре 110.

Сдвигатель 18 состоит из сдвиго ваго регистра 111 и коммутатора 112, Блок 19 управления может быть синтезирован различным образом и представлен в виде временных диаграмм. полностью отражающих все управляющие сигналы, выработанные блоком.

Для определенности описания работы устройства будет производиться для случая

16-ти разрядных адресных операндов и 16ти разрядных слоев видеоданных, что определяет разрядности функциональных блоков и информационных шин устройства в нижеприведенном описании, Коммутатор 1 обеспечивает передачу информации на выход 29 с одного из его информационных входов, один-иэ которых соединен с входом/выходом 30, а другой— с входом/выходом 21 устройства, который служит для приема данных от процессора (на чертеже не показан), Регистр 2 наяльного адреса служит для

5 задания исходного адреса 1-й или 2-й страницы индикации. Младшие 15-ть разрядов информационного входа 32 соединены с выходом логического нуля, а вес старшего 16го разряда задает адрес 1-й или 2-й

10 страницы.

Выход 35 подключен к информационной шине 36, Регистры 3 и 4 являются регистрами текущего адреса 1-й и 2-й страницы индика15 ции, соответственно, и служат для хранения текущих адресов 1-й и 2-й страницы индикации, соответственно (адресов 1-й и 2-й страницы видеопамяти).

Выходы 41 и 42 регистров соединены с

20 информационной шиной 36.

Регистры 5 адреса (Х) и регистр 6 адреса (Y) модификации служат для хранения 16-ти разрядных адресов, записанных в данные регистры от процессора или с входа 30.

25 Выход 47 регистра 5 соединен следующим образом: 16-ти разрядов с шиной 36, а

10-ть младших разрядов — с информационным входом формирователя 8. Выход 48 регистра 6 соединен: 16-ть разрядов — с шиной

30 36, а 10-ть младших — с информационным входом формирователя 8.

Регистры 2,3,4,5 являются регистрами с третьим состоянием, т.к. информационные выходы указанных регистров соединены с

35 одной и той же 16-ти разрядной информаци-. онной шиной 36, которая также подключена к информационному входу счетчика 7. и 16ти разрядному входу формирователя.

Счетчик 7 адреса предназначен:

40 1) для наращивания текущих адресов

1-й или 2-й страниц индикации, хранящихся, соответственно, в регистрах 3 и 4, а также в регистре 2; "

2) для изменения адреса модификации, 45 хранящихся в регистрах 5 и 6, путем декремента или инкремента, в зависимости от режима работы устройства.

Формирователь 8 адоеса служит для

50 формирования адресных операндов блока 10 памяти и соответствующих сигналов выборок матрицы памяти.

Буферный регистр 9 служит для времен-. ного хранения данных.

Блок 10 памяти служит для оперативного хранения видеоданных, с последующим отображением их на ЭЛТ по соответствующим адресам.

Блок 10 является 03У динамического типа и представляет собой матрицу 4х4 мик1807516 росхемы, охватывающая область памяти

1024х1024 бита.

8-ми разрядный вход выборки микросхем служит для приема кодов выборки с выхода 61 формирователя 8, и содержит 4-е разряда сигнала RA (сигналы выбора строк) и 4-е разряда сигнала СА (сигналы выбора столбцов). С помощью указанных сигналов происходит выбор микросхемы матрицы памяти для адресации, записи или чтения видеоданных.

Регистр 11 сдвига служит для преобразования параллельного кода видеоданных в последовательный.

Буферный регистр 12 служит для временного хранения видеоданных, считанных из блока 10.

Шинный формирователь 13 служит для выдачи данных из регистра 12 на информационную магистраль 21, а также для перевода выхода 72 в высокоимпедансное состояние, когда происходит запись данных от процессора в регистр 15.

Буферный регистр 15 служит для вре менного хранения кода видеоданных, записанных от процессора.

Формирователь 16 видеосигнала служит для преобразования последовательного цифрового кода видеоданных в аналоговые сигналы с последующим отображением на ЭЛТ.

Сдвигатель 18 служит для:

1) хранения и передачи информации, считываемой с коммутатора 14 и с информационного входа 78,битовых данных;

2) для сдвига слов данных на один разряд в режиме горизонтального роллинга.

Блок 19 управления служитдля выборки управляющих сигналов, в зависимости от режима работы устройства.

Информационный вход/выход блока соединен с информационной магистралью

21 и служит для приема управляющих кодов от процессора, по которым происходит программирование внутренних портов блока на соответствующий режим, а также для выдачи управляющих кодов процессору для контроля работы блока управления.

Синхронизатор 20 импульсов предназначен для выборки тактовых частот ТО-Т4, соответственно, по первому — пятому выходам 90-94, необходимых для временной синхронизации блока 19.

Устройство работает следующим образом.

Период работы устройства (охватывается период частоты Т2, формируемой по выходу 94) условно можно разбить на четыре такта(см.фиг.3). За данный период времени устройство может отрабатывать два режима:

1. Режим индикации.

2. Режим модификации.

Режим индикации предназначен для

5 считывания видеоданных из блока 10 по заданным адресам для последующего отображения их на ЭЛТ 17.

Режим модификации предназначен для чтения видеоданных из блока 10 и для их

10 дальнейшего преобразования, а также для записи в блок 10 видеоданных от процессора или от интерполятора по заданным адресам модификации.

15 Для режима индикации в 1-м и 2-м тактах (72=0) считываются данные из блока 10 и готовится следующий адрес для чтения, а в 3-M и 4-м тактах считанные данные индицируются на ЭЛТ, а также продолжают ин20 дитироваться в 1-м и 2-м тактах следующих периодах, в которых в свою очередь готовится опять следующий адрес для чтения.

В режиме модификации в 3-м и 4-м тактах на блок 10 формируется адрес модифи25 кации, по которому происходит запись (чтение) в (из) блок 10 и готовится следующий адрес модификации для чтения (записи) в (из) блока 10, А в 1-м и 2-м тактах режим модификации не выполняется, а выполняет30 ся только считывание информации из блока

10 и индикация ее на ЭЛТ. 3а каждый период работы устройства может отрабатываться два режима, В зависимости от режима работы име35 ется возможность отображения и преобразования информации как побитно, так и словами видеоданных. Область блока памяти имеет размерность 1024х1024 пикселя;

1024 столбца и 1024 строки (см,фиг.4). В

40. каждой строке 1024 точки, т.е. 2 . В каждом . слове содержится 16-ть точек, т.е. 24. В каждой строке содержится 64 слова, т.е. 36. Для преобразования информации битами используется 20-ти разрядный адрес точки:

45 10-ть разрядов по координате Х (строки) и

10-ть разрядов по координате Y (столбцы).

Для преобразования информации словами видеоданных используется 16-ти разрядный адрес слова, в котором 6-ть разрядов

50 охватывают столбцы, а 10-ть разрядов .— строки.

Представление и преобразование информации с помощью слов используется в случае, где требуется высокое быстродейст55 вие для перемещения большого объема информации в области памяти. Обработка информации побитно применяется в том случае, где требуется преобразование и ото- бражение информации с дискретностью до одного пикселя, 1807516

В данном устройстве область блока 10 са, Затем, на входе 49 счетчика 7 снимается

1024х1024 пикселя разбивается на две стра- активный уровень записи, выставляются ницы индикации, в частности; 1-я страница единичныеуровни на входах 50 разрешения размерностью 1024х512, 2-я страница раз- счета и 51 направления счета, а задним мерностью тоже 1024х512 (вертикальное 5 фронтом сигнала 94 С К происходит увелиразбиение). Существует возможность гори- чение содержимого счетчика 7 на единицу. зонтального разбиения области видеопамя- Для дешифратора 102 сигнал 57 BblcTBBти. Граница разбиения, при этом, задается ляется в "О" уровень для разрешения всех процессором с помощью адресов границы. сигналов RAS u CAS всех микросхем памяти, Частоты ТО, Т1, Т2, ТЗ, С К, которые 10 и сигналы 58и 59 задают форму импульсов формируются, соответственно, на выходах сигналов RAS и CAS, соответственно, 90,91,92,93,94 счинхронизатора 20 синхро- После записи первой страницы индиканиэирует работу блока 19. ции выставляется высокий уровень сигнала

Перед началом работы устройства про- 24, вследствие чего на выходе 35 регистра 2 цессорпо входу22 формирует сигнал "сбро- 15 выставляется начальный адрес 2-й страниса", по которому внутренние порты блока 19 цы. управления устанавливается в исходное со- Во втором такте (Т1=0, T2=0) происхостояние. дит перезапись проинкрементированного

Рассмотрим работу устройства в режи-, адреса 1-й страницы из счетчика 7 в буферме индикации. 20 ный регистр 9 и занесение его в регистр 3

Временная диаграмма работы устрой- текущегоадреса1-йстраницы, В началеэтоства в данном режиме приводится на фиг. 5. го такта осушествляется запись в счетчик 7

В первом такте (Т1=1, Т2 = О) происходит адреса 2-й страницы (в начальный момент с запись в счетчик адреса 7 адреса 1-й стра- регистра 2 или в текущий момент с регистницы(начальный момент с регистра 2 или в 25 ра 4), а также его инкрементирование на текущий момент с регистра 3), а также Gco счетчик 7. В этом же такте на выходе 60 инкраментирование на счетчик 7 и запись формирователя 8 выставляются старшие 8адреса первой страницы в формирователь 8 мь разрядов адреса 1-й страницы, которые адреса, После этого, на шину36выставляет- хранились в регистре 96, и формируются ся адрес 2-й страницы. При этом, выполня-. 30 сигналы СА на шине 61. ются следующие микрооперации, По началу При этом, выполняются следующие прямого хода кадра на входах 33, 34 регист- микрооперации. ра 2 выставляются низкие уровни, вследст- Передним фронтом единичного импульвие чего данные (начальный адрес 1-й са сигнала 62 выполняется запись в регистр страницы индикации) с регистра 2 поступа- 35 9, данные с выхода которого по шине 30 ет с его выхода 35 на шину 36. На вход 49 поступают на информационный вход региразрешения записи в счетчик 7 выставляет- стра 3 и записываются в него нулевым уровся высокий активный уровень и по заднему нем сигнала 37. На входе 49 разрешения фронту импульса с выхода 94 частоты CLK, записи счетчика 7 сформирован активный поступающей на синхровход счетчика 7. 40 единичныйуровень. ПозаднемуфронтуедиДанные с шины 36 записываются в счетчик, ничного импульса сигнала 94 CLK данные

В момент времени записи в счетчик 7 про- записываются s счетчик 7. Т.к. на входах 50 исходить запись этих же данных с шины 36 и 51 единичные уровни, то очередным сигв регистры 97 формирователя 8. Причем, в налом CLK осуществляется инкрементирорегистр 96 записывается 8-мь старших раз- 45 вание записанной в счетчик 7 информации. рядов адреса, а в регистр 97 — 8.младших На управляющем входе 53 коммутатора 99 разрядов. Запись в регистры 96 и 97 осуще- формируется нулевой уровень, на управляствляется передним фронтом сигнала 52 и ющем входе 53 коммутатора 101 поддержипередним фронтом сигнала 56, соответст- . вается единичный уровень. Следовательно, венно, В данный момент времени на управ- 50 на информационный вход регистра 97 поляющих входах 53 и 55 коммутаторов 99 и ступает старший байт адреса 1-й страницы

101-уровни логической единицы. Следова- с регистра 96 и передним фронтом единичтельно, младший байт адреса формируется ного импульса сигнала 56 записывается в на выходе 60 регистра 97 и записывается во регистр.-97 и выставляется на выходе 60. внутренние регистры блока 10 по сигналу 55 Указанный байт адреса записывается во

RAS, который формируется в данном такте внутренние регистры блока 10 по сигналам на выходе 61 дещифратора 102. По сигналу CAS. По сигналам CAS в матрице блока 1Q

RAS в матрице блока 10 выбираются микро- выбираются микросхемы, расположенные схемы по строкам, во внутренние регистры по столбцам, во внутренние регистры котокоторых записывается младший байт адре- рых записывается старший байт адреса. Та1807516

10 ким образом, во внутренних регистрах блока 10 записывается 16-ти разрядный адрес

1-й страницы, т.к. в момент совпадения сигналов RAS и СА$ в нулевое состояние происходит запись данного адреса (в данном случае) во все микросхемы матрицы блока 10.

Так как на управляющем входе 63 в данном режиме сформирован единичный уровень, то на выходе 65 блока 10 формируется слово видеоданных по указанному адресу, В третьем такте(Т1=1, T2=1) происходит перезапись проинкрементированного адреса 2-й страницы в регистр 9 и занесение его в регистр 4 текущего адреса 2-й стра .ицы. В начале этого такта слово 1-й страницы видеоданных с выхода 65 блока 10 записывается в сдвиговый регистр 11, преобразовываются в нем из параллельного кода в последовательный, поступают на формирователь 16 и начинают отображаться на ЭЛТ 17.

При этом, выполняются следующие микрооперации.

Перезапись проинкрементированного адреса 2-й страницы в регистр 9 и затем в регистр 4 осуществляется; соответственно, передним фронтом сигнала 62 и нулевым уровнем сигнала 38. Запись в регистр 11 осуществляется передним фронтом сигнала

65. Сигналом С К осуществляется сдвиг записанной информации, передача на выход

67 и занесение в формирователь 16, где происходит преобразование их в форму, необходимую для отображения на ЭЛТ.

В четвертом такте (Т1=0, Т2=1) на шину

36 выставляется очередной адрес 1-й страницы с регистра 3. При этом выполняются следующие микрооперации.

По входу 39 на регистр 3 подается сигнал низкого уровня, вследствие чего, данные, записанные в нем во 2-м такте, выставляются на шину 36 и начинают записываться в счетчик 7.

Видеоданные, считанные в конце 2-го такта, закончатся индицироваться в конце

2-го такта следующего периода к моменту. готовности для индикации данных, считанных по очередному адресу.

Вышеописанная процедура режима индикации относится к случаю, когда на ЭЛТ отображается сначала 1-я страница, а затем

2-я (см.фиг. 6а,б), Для отображения на ЭЛТ

2-й страницы (см.фиг.бб) выполняются аналогичные операции, с той разницей, что операции, выполняемые над адресом 1-й страницы, меняются на операции, выполняемые над адресом 2-й страницы, и наоборот, Т.е. в первом такте ЗТ1=1, Т2=0) в счетчик страницы 7. и в формирователь 8 записывается адрес 2-й страницы, А во втором такте (Т1=0, Т2=0) в счетчик 7 записывается адрес

1-й страницы и т.д.

В случае, когда на экране ЭЛТ индицируется 1-я страница, текущий адрес 2-й

5 страницы подготавливается, но не индицируется, и наоборот.

В режиме индикации также имеется возможность отображения на ЭЛТ фрагментов двух страниц одновременно. Это позво10 ляет формировать на экране окна, в каждом из которых отображается своя информация.

Разбиение на два окна может производиться как по вертикали, так и по горизонтали (см.фиг.б в,г) и задается процессором с по15 мощью адресов границы. В случае верти; кального разбиения на два окна (см.фиг, бв) в каждой строке индицируется вначале, например, 25 слов первой страницы, затем с

20-го слова начинается индикация 2-й стра20 ницы по вышеуказанной процедуре., Это происходит путем сравнения в блоке 19 текущего адреса по шине 30 с адресом процессора по шине 21. Затем, в новой строке процессор возвращает индикацию 1-й стра25 ницы и т.д, В случае горизонтального разбиения на два окна (см.фиг.бг) происходит индикация, например, 250-ти строк 1-й страницы. а начиная с 251-й индицируются 250-ть строк 2-й

30 страницы.

Горизонтальное давление можно устанавливать с дискретностью в одну строку.

Адреса границы расположены на строке, относительно которой происходит давление, 35 надва окна.

В режиме модификации данных может осуществляться одна из ниженазванных операций:

1. Чтение словами.

40 2. Запись словами.

3. Чтение битовое.

4, Запись битовая.

5, Перемещение информации по экрану.

Рассмотрим в режиме модификации

45 операцию чтения словами. Временная диаграмма, выполнения операции чтения словами представлена на фиг. 7а. Операция чтения словами предназначена для чтения

16-ти разрядных данных из памяти в про50 цессор, Рассмотрим выполнение устройством данной операции.

Начальным тактом в данном случае будет третий такт (Т1=1, T2=1) периода работы

55 устройства. Предварительно подготовленный в регистр 5 и выставленный на шину 36 во 2-м такте адрес слова данных (адрес X) записывается в счетчик 7 и в формирователь

8. Затем, в 3-м такте 3 аналогично с регистра

6 на шину 36 выставляется адрес Y. При

1807516

12 посложном чтении адрес Х является адре- 10 до момента снятия процессором указансом, по которому будет считываться данные ного сигнала. из блока 10 в процессор, а адрес Y в данной - В первом такте (Т1=1, T2=0) происходит операции не информативен. В этом же такте запись неизменного адреса Y из счетчика 7 блоком 19 управления анализируется состо- 5 в регистр 8 и далее через коммутатор 1 в яние входов 25 (+Х), 26 (-Х) . регистр 6.

00 — запрещенное состоянйе; Одновременно, данные по адресу Х с

01 — инкрементирование адреса Х на выхода 65 блока 10 переписывается в бусчетчик 7; ферный регистр 12, и при необходимости, 10 — декриментирование адреса Х на 10 через шинный формирователь 13 по шине счетчик 7; 72 поступают на магистраль 21 и начинают

11 — запрещение счета. считываться на процессор. Таким образом, В зависимости от приведенного анали- считывание слова данных происходит в два за на вход 50 разрешения счета и вход 51 этапа. Сначала процессорзаписываетадрес направления счета подаются соответствую- 15 в регистр 5, а затем считывает данные с щие сигналы, по которым выполняется мик- регистра 12. Если необходимо считывать рооперация над адресом Х; записанным в данные с соседних адресов, то необходимо счетчик 7. установить в низкий уровень сигналы 25 (+Х)

Рассмотрим, какие микрооперации вы- или 26 (2Х) и тогда при каждом считывании полняютсЪ в 3-м такте, 20 с регистра 12 слова видеоданных происхоСигналы записи в счетчик 7 и формиро- дит автоматическое наращивание или ватель 8 формируются аналогичным обра- уменьшение адреса, записываемого в ре-. зом, как в режиме индикации, Передача гистр 5 в тот момент, когда он находится в адресов Х и У на шину 36 из регистра 5 и 6 счетчике 7. осуществляется низким уровнем сигнала 31 25 Запись в регистр 6 осуществляется сиги 33, соответственно. Инкрементирование налом низкого уровня по входу 44. Запись в иди декрементирование записанного в регистр 12 считанного слова из блока 1, осусчетчике 7 адреса X происходит по заднему ществляется передним фронтом сигнала 68. фронту очередного сигнала 94 С К. При чтении процессором слова данных на

В четвертом такте -T1=0, Т2=1 адрес Х 30 управляющем входе 73 формирователя 13 переписывается из счетчика 7 в регистр 9 и выставляется низкий уровень и данные с далее из регистра 9 через коммутатор 1- в выхода 72 начинают считываться на магистрегистр 5. В этом же такте адрес Y с шины раль 21.

36 записывается в счетчик 7. В четвертом Во втором такте с регистра 5 на шину 36 такте процессоримеетдоступ к регистрам 5 35 выставляется очередной адрес Х, и если к и 6, в случае установки адреса считывания. этому моменту не было такта считывания

В момент обращения процессором к регист- данных с регистра 12, то этот адрес прохорам 5 и 6, коммутатор 1 переключается на дит через счетчик 7 без изменения. данные от процессора. Также в данном так- Рассмотрим операцию записи словами. же формирование на выходах 60 и 61 фор- 40 Операция записи словами предназнамирователя 8 адреса Х слова данных и кода чена для записи слов данных от процессора выборки микросхем, соответственно. При в блок 10. Временная диаграмма данной этом, выполняются следующие микроопе- операции представлена на фиг. 7б. В 3-м и рации. 4-и такте (Т2=1) формирование адресов (в

Запись в регистр 5 осуществляется ну- 45 данном случае адреса записи в память слолевым уровнем сигнала 43. Микрооперация ва) происходит аналогично формированию записи в счетчик 7 адреса Y осуществляется адресов при операции чтения словами. В высокимуровнемсигнала43.Т.к.навыходе 3-м такте по входу 77 сигналом низкого

50 разрешения счет в данном такте низкий уровня в буферный регистр 15 записывается уровень, то никаких операций над адресом 50 слово данных процессора и через коммутаY не выполняется. Формирование на выхо- тор 14 передается на информационный вход дах60и 61 формирователя 8адресаХслова 76 сдвигателя 18. При выполнении данной данных и кода выборки микросхем происхо- операции сдвигатель 18 работает в режиме дит также, как и в, режиме индикации. Сиг- . параллельной записи информации, следонал 23 пуска формируется в начале 55 вательно, на выходах 79, 80 направления четвертого такта. По данному сигналу про- сдвига сформирован код 11 (нет сдвига), на исходит чтение из памяти слова видеодан- выходе 81 коммутации информационных ных по адресу X и последующие входов 76 или 78 и единичный уровень, т.е. микрооперации записи(чтения) в/из блока коммутация входа 76. В этом же такте по входу 82 передним фронтом импульсной по13

1807516

14 следовательности сигнала записи осущест- Существует возможность переэаписывляется запись информации в сдвигатель 18 вать адреса слов в вертикальном направлесвхода76ипередачаеевтечение4-готакта нии и через несколько строк (что на шину 64. В первом такте происходит за- определяется самими адресами). От этого пись данных с шины 64 в блок 10, 5 зависит плавность перемещения информаСледует отметить, что как и при опера- ции. Чем последовательней перезапись, ции чтение, существует возможность изме- тем плавнее перемещение информации и нения адресов при помощи сигналов на наоборот. Очевидно, что дискретностью певходах 25 (+Х) и 26 (-Х). реэаписи адресов можно задавать скорость

Рассмотрим операцию перемещения 10 перемещения информации. информации по экрану. Операция роллинга вверх (вниз) вклюДанная операция включает следующие чает следующие микрооперации. разновидности. Временная диаграмма выполнения уст1. Роллинг вверх или вниз, ройством операции роллинга вверх(вниз)

2. Роллинг влево или вправо. 15 приводится на фиг. 9. Для удобства описа3. Перемещение информации в любом ния период частоты ТЗ разобъем на 8 тактов направлении. и формирование управляющих сигналов в

При роллинге вверх устройство работа- дальнейшем будет рассматривать относиет в общем следующим образом, тельно указанной тактовой последовательВнешнее устройство по шине 21 про- 20 ности. Сигнал 23 "пуск" приходит по началу граммирует внутренние порты блока 10 уп- 2-го такта. Во 2-м такте появляются данные равлениянаоперацию "роллингвверх".При на шине 36, считанные с регистра 3 и в этом, сдвигатель 18 устанавливается в ре- начале 3-го такта записываются в счетчик 7 жим параллельной записи, коммутатор 14 и в формирователь 8. В 3-м такте происхооткрывается для пропускания данных с ре- 25 дит ин крементирование записанного в счетгистра 12. Процессор записывает в регистр чик 7 адреса. В 4-м такте изменные данные

5 адрес Х, по которому из памяти будет появляются на шине 30 и вновь записывасчитано слово видеоданных, причем, в мо- ются в регистр 3. В 3-м такте появляется мент времени, когда на шине 30 должен содержимое регистра 4 (текущий адрес 2-й находиться адрес Х, ранее находившийся в 30 с.и.), в 4-и такте они записываются в счетчик регистре 5. Затем, аналогично записывает- 7, инкрементируются и в 5-м такте записыся в регистр 6 адрес У, т.е, адрес, по которо- ваются в регистр 4. му записывается в блок 10 слово T.е,обрабатывалисьмикрооперацииревидеоданных, считанное по адресу Х. Сиг- жима индикации. В 4-м такте на шине 36 нал 23 пуска формируется в момент време- 35 появляется содержимое регистра 5 (запини ТЗ=О, Т1=0. По этомусигналу происходит санный от процессора адрес X) и в начале чтение из памяти слова по адресу, записан- 5-го такта записываются в счетчик 7 и форномуsрегистре5исформированномуcooT- мирователь 8 и без изменений в 6-м такте ветствующим образом формирователем 8. через коммутатор 1 записывается в регистр

Считанная информация через коммутатор 40. 5. А с формирователя 8 в 5-м и 6-м тактах

14 записывается в сдвигатель 18, и поступа- адрес поступает на блок 10, и по нему с ет на информационный вход блока 10 и за- блока 10 происходит считывание видеоданписывается rio адресу, записанному в ных, В начале 7-го такта считанные в блоке регистр 4 и сформированному соогветству- 10 данные записываются в регистр 12 и дающим образом формирователем 8. Одно- 45 лее через коммутатор 14 поступают на инвременно, с поступлением адресов Х и Y на формационный вход параллельных данных формирователь 8, они же поступают по ши- сдвигателя 18. В начале 8-го такта по сигнане 36 на счетчик 7 и увеличиваются на еди- лу 82, поступившие на сдвигатель 18 данницуза каждый цикл записи. А при роллинге ные, записываются в него и передаются по вниз происходит уменьшение текущего со- 50 шине 64 на второй информационный вход держащего регистров 5 и 6, блока 10. В 5-м такте этого же периода часТаким образом, адреса слов в строке тоты ТЗ на шине 36 появляется содержимое последовательно переписываются по но- регистра 6 (записанный от процессора адвым адресам так, что знакомство переписы- рес Y). В начале 6-ro такта адрес записываваемого слоя смещается строго в 55 ется в счетчик 7 и без изменений через вертикальном положении на строку вверх регистр 9 и коммутатор 1 записывается в или вниз, Следовательно, дискретность регистр 6. С начала 7-ro такта происходят между адресами X u Y равняется 64-м. На аналогичные операции, как и во 2-м и 3-м фиг, 8а наглядно показана процедура рол- тактах для регистров 3 и 4, т,е. считываются лин га в ве рм или вниз. текущие адреса для индикации. В 8-м такте

1807516

16 на ильину 36 считывается содержимое регистра 6 и вначале 1-го такта следующего пе, риода ТЗ записываются в счетчик 7 и формирователь 8.

Далее, содержимое счетчика 7 инкрементируется. Во 2-м такте следующего периода ТЗ на шине 22 йоявляется содержимое счетчика 7 и записывается.в регистр 6. А с формирователя 8 считанный с регистра 6 адрес Y поступает на блок 10 и по этому адресу осуществляется запись в блок 10 данных, выставленных на его втором информационном входе 64.

В такте следующего периода ТЗ на шину

36 считываются данные с регистра 5; В начале 2-го такта указанные данные записываются в счетчик 7, инкрементируются и в 3-м такте через коммутатор 1 записываются в регистр 5. Т.е., подготовлен следующий адрес для считывания. И так далее, до момента останова по заданному адресу X или Y от процессора; Микрооперации при роллинге вниз выполняются аналогичным образом, с той разницей, что на счетчике 7 выполнятся декремирование данных. Также следует отметить, что при роллинге вверх содержимое регистра 5 больше содержимого регистра 6 с дискретностью "64", а при роллинге вниз — наоборот.

Рассмотрим, как выполняет операция роллинга влево(вправо). Временная зависимость работы устройства при выполнении данной операции приведена на фиг. 10, причем, временное распределение сигналов

43-46, 68 такое же, как на временной зависимости операции "роллингов вверз(вниз)".

При роллинге вправо(влево) осуществляется последовательное считывание из блока

10 по адресу Х в каждой строке слов и перезапись их в блоке 10 по адресу Y таким образом, что информация смещается по строке влево или вправо на одну дискрету. . Обычно, при сдвиге влево адрес Y на едини" цу меньшем, чем адрес X и наоборот при сдвиге вправо. Процессор записывает в регистр5по шине21 через коммутатор1 адрес . Х в момент времени, когда на шине 30 находится адрес Х, ранее находившийся в регистре 5. Затем, аналогично в регистр 6 записывается адрес Y. До возникновения сигнала пуска на блок 10 поступает содержимое регистра 6, но записи в блок 10 по этому адресу не происходит. На счетчик 7 до сигнала пуска никаких операций надданными не выполняется. В начале 2-ro такта периода частоты ТЗ (Т3-0, Т1-0) формируется сигнал 23 "пуск". Во 2-м и 3-м тактах выполняются аналогичные микрооперации как при роллинге вверх/вниз). В 4-м такте на шину 36 считывается содержимое регистра

15

25

30 комбинация "01". На входе коммутации 81 значение логической единицы, вследствие чего коммутируется последовательный вход сдвига влево 70. В начале 8-ro такта по

40 переднему фронту сигнала 82 происходит сдвиг содержимого сдвигателя 18. Причем, значение младшего разряда 70 занимает место старшего разряда содержимого сдви: гателя 18, а младший разряд содержимого

5 и поступает на счетчик 7 и формирователь

8. В начале 5-го такта адрес X записывается в счетчик 7 и формируется соответствующим образом на выходах 60 и 61 формирователя 8. В 6-м такте адрес Х без изменений считывает из счетчика 7 и, проходя через регистр 9 и коммутатор 1, записывается опять в регистр 5. В 5-м такте на шину 36 считывается содержимое регистра 6 (адрес

Y) и в начале 6-ro такта записывается в счетчик 7 и далее в 7-м такте без изменения через регистр 9 и коммутатор 1 записываются в регистр 6. В 5-м, 6-м, 7-м тактах индицируются считанные с блока 10 видеоданные в 3-м и 4-м тактах. В начале

7-ro такта адрес X записывается в регистр

12. Таким образом, в регистре 12 находится слово видеоданных; считанное из блока 10 в тактах 5-м и 6-м по адресу X из регистра

5, а в сдвигатель 18 — слово видеоданных, считанное из блока 10 в 1-м и 2-м тактах по адресу Y из регистра 6 до сигнала пуска и записайная в сдвигателе 18 в начале 4-го такта. В 7-м и 8-м тактах из блока 10. считывюатся данные для индикации, которые будут индицироваться в 1,2,3,4-м тактах по вышеописанной процедуре..Значение младшего разряда информационного выхода 69 регистра 12 поступает на последовательный вход 70 сдвига влево сдвигателя 18, а значение старше о разряда информационного выхода 69 регистра 12 поступает на последовательный вход 71 сдвига вправо сдвигателя 18. При сдвиге влево на управляющих входах 79 и 80(направления сдвига) кодовая сдвигателя 18 в процессе сдвига теряется. В этом же такте сдвинутые. данные поступают на блок 10. Также в 8-м такте с регистра 6 на шину 36 считывается адрес Y и в начале 1-ro такта записывается в счетчик 7 и формирователь 8, инкрементируется и перезаписывается в регистр 6. В 1-м такте на шину 36 с регистра 15 считывается адрес Х и аналогично наращивается и перезаписывается в регистр 5. Далее, формирователь 8 адреса с регистра 6 поступит на блок 10 и в 1-м и 2-м тактах происходит запись содержимого сдвигателя 18 (сдвинутых данных). Далее, в

4-м такте по ходу 76 происходит занесение содержимого регистра 12 в сдвигатель 18, работающего в данном такте в режиме па17

1807516 раллельной записи, в регистр 12 с блока 10 записываются видеоданные по адресу X (проинкрементированному), который, в свбю очередь, опять же инкрементируется и . переписывается в регистр 5 и т.д, по циклу до останова, задаваемого процессором. Наглядное представление выполнения операции "роллинг влево (вправо) показано на фиг, 8б.

При роллинге вправо выполняются аналогичные микрооперации, с той разницей, что содержимое адреса Y больше на единицу адреса X. Значение старшего разряда выхода 69 регистра 12 запишется по последовательному входу 71 сдвига вправо на место младшего разряда содержимого сдвигэтеля 18, а счетчик 7 производит докрементирование, поступающих на него адресов. При атом, на входах направления сдвига 79 и 80 кодовая комбинация "10", Следует отметить, что устройство может перемещать информацию под любым углом, Выполнение данной операции происходит аналогично операции роллинга вверх(вниз), с той разницей, что адрес считываемого слова переписывается по адресу, расположенному не в вертикальном направлении (как при роллинге вверх (вниз)), а под требуемым углом, который определяется процессором.

Рассмотрим операцию "чтение бытовое". Данная операция заключается в следующем. Процессор выставляет адрес, по которому из блока 10 считывается слово, в котором находится бит данных для чтения.

Причем, операция считывания указанного слова полностью повторяет операцию "чтение словами", изложенной в вышеприведенном описании. Затем, считанное слово обрабатывается процессором, т.е. находится необходимый бит данных в считанном слове.

Рассмотрим операцию "запись битовая". Операция предназначена для записи в блоке.10 одного бита видеоданных. Временная зависимость данной операции приводится на фиг. 11. Запись битовая имеет две разновидности: запись от процессора и запись от интерполятора. Запись от процессора происходит следующим образом.

Процессор по шине 21 заносит в регистр 5 и 6 адрес записываемой точки: в регистр 5 — адрес по координате Х, а в регистр 6 — адрес по координате У, что полностью определяет местонахо>кдение записываемой точки в координатной области, Причем, загрузка в регистрах 5 и 6 производится аналогично, как в операции роллинга, А времзнная зависимость работы

20

30

40. выбранной строки и столбца матрицы блока

55 коммутируется.информаци,>нный вход 78

10 устройства при выполнении операции "битовая запись" подчиняется временной зависимости режима модификации данных.

В битовой записи по входу 57 формируется значение логической "1" вследствие чего на выходе 61 дешифратора 102 формируется код выборки микросхем, в зависимости от кода, поступающего с выхода регистра 97, по которому выбирается одна из 16-ти микросхем матрицы блока 10. При этом, выполняются следующие микрооперации, На вход 55 формирователя 8 подается значение логического "0", следовательно, инициализируются информационные входы

47, 48 и формирование адреса записи происходит по цепочке; коммутатор 100 — коммутатор 101 — регистр 97 — выход 60, а формирование кЬда выбора микросхемы матрицы блока 10 по цепочке: регистр 98-дешифратор 102 — выход 62. В 3-м такте периода частоты Т2 в блок 10 записывается адрес Х, сопровождающийся кодом сигнала

RAS по выходу 61, Следовательно, на коммутаторе 100 коммутируется его второй информационный вход (4 — 9-е разряды адреса

X и 0-1-й разряды адреса Y), содержимое которого передается по цепочке: коммутатор 100-коммутатор 101-регистр 97-выход

60 нэ выход 60. По сигналу RAS выбирается строка матрицы блока 10 м содержимое выхода 60 заносится во внутренние регистры выбранных в строке микросхем. Затем, на выходе 60 формируется содержимое первого информационного входа коммутатора

100 (2-9-е разряды адреса Y), По коду сигнала CAS выбираются строки в матрице блока

10 и во внутренние регистры микросхем по строке запишется вновь сформированное содержимое на выходе 60, На перекрестье

10 находится та микросхема блока 10, в которую запишется адрес бита, т.к. нэ ней произойдет совпадение в нулевое состояние сигналов RAS и CAS, а именно, один из

4-х разрядов сигналов PA и один из 4-х разрядов CAS в 8-ми разрядном коде выборок примут нулевое состояние, Очевидно, что в вышеописанных режимах по входу 57 формируется значение логического "0", вследствие чего все сигналы

RAS u CAS принимают нулевое значение и выбираются все микросхемы блока 10, По входу 81 выставляется значение логического "0", вследствие чего на сдвигателе 18 битовых данных. Записанный процессором бит видеоданных по шине 21 во внутренний регистр блока 19, считывается на вход 18 сдвигателя 18 и появляется на всех разрядах шины 64 и поступают на второй инфор1807516

20 мационный вход блока 10. По приходу сигнала 23 пуска происходит запись в блок 10 выставленного по адресу на шине 60 формирователя 8 содержимого второго входа блока 10 в выбранную микросхему. Для записи следующей точки процессор аналогичным образом записывает новый адрес точки.

Сигнал пуска взводится только на время записи одной точки от процессора, после чего он снимается согласно временной диаграмме устройства, единичный уровень сигнала

53 указывает, что в блоке 10 формируется адреса для считывания данных режима индикации, а уровень нулевого сигнала 53— адрес с коммутатора 100, например, в режиме битовой записи (см.фиг. 11).

Запись битовая от интерполятора выполняется следующим образом.

Загрузка регистров 5 и 6, формирование адресов и выборок на формирователе 8 происходит аналогично, как и в битовой записи от процессора. Отличие заключается в том, что формирование очередных адресов (наращивание или уменьшение) происходит с помощью значений шаговых приращений на входах 25(+X), 26(-Х), 27(+Y), 28(2Y), являющихся выходами интерполятора. Кодовая комбинация сигналов 25, 26 для адреса Х или 27, 28 — для адреса Y устанавливают режим счета счетчика 7:

00- запрещенное состояние;

01 — инкрементирование адреса X или У;

10-декрементирование адреса Х или У;

11 — запрещение счета.

Когда на шине 36 находятся данные с регистра 5, то учитывается значение входов

25(+X), 26(-Х), а когда данные с регистра 6, то учитываются значения входов 27(+Y), 28(-Y).

Запись и изменение адресов, при этом, будет происходить по сигналу 23 "пуск". Бит видеоданных будет записываться аналогич- . но вышеприведенной операции. По сигналу

24 "конец интерполяции" снимается сигнал

"пуск". Следовательно, запись в блок 10 и изменение адресов на счетчике 7 прекращается.

8 предлагаемом устройстве обработка информации может производиться как побитно, так и пословно, что значительно улучшает производительность и гибкость работы устройства. Производительность работы устройства достигается за счет того, что перемещение больших объемов информации на экране производится путем считывания сразу целового слова видеоданных и записью его по адресу перемещения (например, вертикал ьн ый роллин r). П ричем, скорость. перемещения задается с помощью дискретности адресов, учитывая плавность перемещения информации.

В предложенном устройстве область видеопамяти адресным способом разбивается на две независимые страницы, что позволяет формировать на экране два окна, в каждом из которых выводится и обрабатывается своя видеоинформация, Формула изобретения

1. Устройство для отображения информации на экране электронно-лучевой трубки (ЭЛТ), содержащее регистр начального адреса, счетчик адреса, блок памяти, регистр сдвига, блок управления, формирователь видеосигнала, выход которого подключен к модулятору ЭЛТ, и синхронизатор, первый выход которого соединен с первым тактовым входом блока управления и синхровходом регистра сдвига, вход разрешения записи которого соединен с первым выходом блока управления, второй выход которого подключен к управляющему входу блока памяти, выход которого соединен с информационным входом регистра сдвига, выход которого подключен к информационному входу формирователя видеосигнала, информационный вход регистра начального адреса является информационным входом устройства, выход регистра начального адреса через првую информационную шину соединен с информационным входом счетчика адреса, вход управления записью которого соединен с третьим выходом блока управления, счетчный вход — с четвертым выходом блока управления, о т л и ч а ющ е е с я тем, что, с целью повышения быстродействия устройства и расширения области его применения за счет возможности представления изображения в окнах экрана путем перемещения изображения в любом направлении программно изменяемый скоростью, оно содержит первый и второй регистры текущего адреса, первый и второй регистры адреса модификации, формирователь адреса, первый, второй и третий буферные регистры, первый и второй коммутаторы, шинный формирователь и сдвигатель, выход которого подключен к информационному входу блока памяти, адресный вход и вход выборки которого соединены, соответственно с первым и вторым выходами формирователя адреса, первый информационный вход первого коммутатора и информационный вход третьего буферного регистра соединены с второй информационной шиной, которая является входом-выходом устройства и к которой . подключен выход шинного формирователя, управляющий вход которого соединен с пятым выходом блока управления, а информацио нный вход — с выходом второго буферного регистра, подключенным к пер1807516 22 вому информационному входу второго коммутатора, второй информационный вход которого соединен с выходом третьего буферного регистра, управляющий вход которого соединен с шестым выходом блока управления, седьмой выход которого подключен к управляющему входу второго буферного регистра, информационный вход которого соединен с выходом блока памяти, восьмой выход блока управления подключен к управляющему входу второго коммутатора, выход которого соединен с первым информационным входом сдвигателя, вхо ды управления сдвигом влево и вправо которого соединены соответственно с выходами младшего и старшего разрядов второго буферного регистра, второй информационный вход сдвигателя соединен с девятым выходом блока управления, десятый и одиннадцатый выходы которого соединены соответственно с первым и вторым входами направления сдвига сдвигателя, а двенадцатый и тринадцатый выходы — с входами коммутации и управления записью сдвигателя соответственно, четырнадцатый выход блока управления соединен с управляющим входом первого коммутатора, второй .информационный вход которого соединен с выходом первого буферного регистра и информационными входами перво го и второго регистров текущего адреса и блока управления, управляющие входы формирователя адреса соединены с пятнадца. того по двадцать второй выходами блока управления, выходы первого и второго регистров адреса модификации подключена соответственно к первому и второму информационным входам формирователя, адреса и через первую информационную шину — к информационному входу счетчика адреса, выход которого соединен с информационным входом первого буферного регистра, выходы первого и второго регистров текущего адреса соединены через первую информационную шину с третьим информационным входом формирователя адреса, выходы первого и второго регистров текущего адреса через первую информационную шину подключены к информационному вчходу счетчика адреса, выход nepaoro коммутатора подключен к информационным входам соответственно первого и второго

: регистров адреса модификации, входы управления записью и входы разрешения выдачи данных которых и регистра начального адреса и регистров текущего адреса подключены соответственно к двадцать третьему по тридцать второй выходам блока управления, вход-выход которого соединен с второй информационной шиной, с второго по пятый тактовые входы блока управления соединены соответственно с второго по пятый выходами синхронизатора, с первого по седьмой управляющие входы блока управления являются соответственно входом импульса сброса, входом импульса пуска, входом сигнала конца интерполяции +X,- .

X,+Y,-Y устройства, первый выход синхронизатора подключен к управляющему входу формирователя видеосигнала и синхровходу счетчика адреса, тридцать третий и тридцать четвертый выходы блока управления подключены соответственно к входу направления сета счетчка адреса и входу управления записью первого буферного регистра.

2. Устройстов по п.1, о т л и ч а ю щ е ес я тем, что формирователь адреса содержит первый, второй и третий регистры, первый, второй и третий коммутаторы и дешифратор, управляющие входы которых являются управляющими входами формирователя, первым и вторым выходами которого являются, соответственно выход второго регистра и выход дешифратора, информационный вход которого соединен с выходом третьего регистра, первый и второй информационные входы третьего коммутатора соединены с выходами первого и второго коммутаторов, а выход — с информационным входом второго регистра, первый информационный вход первого коммутатора подключен к выходу первого регистра, второй информационный вход первого коммутатора и информационный вход первого регистра являются третьим информационным входом формирователя, первый и второй информационные входы второго коммутатора являются соответственно вторым и первым информационными входами формирователя, первый информационный вход формирователя соединен с информационным входом третьего регистра, управляющие входы первого и второго коммутаторов соединены между собой.

1807516

1807516

Фиг.2 oAa uvepr амйлодеотодТ д о яг

Спо8а дидеади

Мыг

1 Г....У 4

ЧТмбП10данпьа Или ФГизбЯО Иидикацця маьМли индикация 3спр имдлодео данмьч2гтР. ЭЛТ1атр имд. на ЗЛТ егл7о.

Ж7) и У

1807516

ХРУ

,, /7,э,р.у .ер р .ъ жю бра.с Г

Pgg

a/

prPmu w ,Ф ЗкггРг ФЮ

Фиг.б

1807516

Я

4 4/(УР рр

У/

77

У

rz .У/ ф3

jP к@ч. Запрац. ,4Ыр змею

Ю й;

7Х 7рж Ут ение апти

Риг 1а

77

7У,ЮЮ

У

Ю

47 (ФФФФФ ° н ° б с. ° â ° ° ве ° °

I

1 ф

Фиг.8 а .

Фиг.8 б

1807516

° с4

1, с

° б

° л

° ч

° )

4 ъ сФ

4 3 в .

1

1807516

1807538

180751 6

ALЮ

Фиг. i2

1807516

Фиг.,Я

Составитель И. 3 агин ай ко

Техред М.Моргентал Корректор М. Куль

Редактор С. Кулакова

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101

Заказ 1382 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Устройство для отображения информации на экране электронно- лучевой трубки Устройство для отображения информации на экране электронно- лучевой трубки Устройство для отображения информации на экране электронно- лучевой трубки Устройство для отображения информации на экране электронно- лучевой трубки Устройство для отображения информации на экране электронно- лучевой трубки Устройство для отображения информации на экране электронно- лучевой трубки Устройство для отображения информации на экране электронно- лучевой трубки Устройство для отображения информации на экране электронно- лучевой трубки Устройство для отображения информации на экране электронно- лучевой трубки Устройство для отображения информации на экране электронно- лучевой трубки Устройство для отображения информации на экране электронно- лучевой трубки Устройство для отображения информации на экране электронно- лучевой трубки Устройство для отображения информации на экране электронно- лучевой трубки Устройство для отображения информации на экране электронно- лучевой трубки Устройство для отображения информации на экране электронно- лучевой трубки Устройство для отображения информации на экране электронно- лучевой трубки Устройство для отображения информации на экране электронно- лучевой трубки Устройство для отображения информации на экране электронно- лучевой трубки Устройство для отображения информации на экране электронно- лучевой трубки Устройство для отображения информации на экране электронно- лучевой трубки 

 

Похожие патенты:

Изобретение относится к автоматике и вычислительной технике

Изобретение относится к вычислительной технике и автоматике и предназначено для использования в системах отображения графической информации

Изобретение относится к обработке изображений

Изобретение относится к автоматике и вычислительной технике и может быть использовано в устройствах машинной графики, в частности в системах синтезирования изображений

Изобретение относится к автоматике, вычислительной и телевизионной технике и может быть использовано при выводе алфавитно-цифровой информации на экраны телевизионных индикаторов

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении систем отображения алфавитно-цифровой и буквенно-мозаичной информации
Наверх