Преобразователь частотно-модулированного кода

 

Изобретение относится к вычислительной технике. Его использование в аппаратуре передачи информации позволяет повысить быстродействие. Преобразователь содержит триггеры 4, 5 и элемент 9 задержки, Благодаря введению элементов НЕ 1, 2, 3, 6, элемента И 7 и расширителя 8 импульсов в импульсы, подаваемые на входы триггеров 4, 5, не короче половины такта входной ЧМ-последовательности. Поэтому полутакт последней может быть равен минимальной рабочей длительности входных импульсов триггеров 4, 5. 2 з.п. ф-лы, 4 ил.

СО)ОЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

SU, 1809538 А1 (я)л Н 03 M 5/12

ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ

ВЕДОМСТВО СССР (ГОСПАТЕНТ СССР)

ОП ИСАН И Е И ЗО БР ЕТЕ Н ИЯ „,,,"":," "„," ",, IIt

К АВТОРСКОМУ СВИДЕТЕЛ ЬСТВУ (21) 4897953/24 (22) 27,12,90 (46) 15.04,93, Бюл. М 14 (71) Центральный научно-исследовательский институт "Морфизприбор" (72) И.В,Келтуяла и В.М.Смирйов (56) Электронная техника в автоматике.

1986, вып. 17, с. 257.

Electronic Design, 1978, v.26, hb 22, рр.84-91.

Патент США М 4746898, кл, Н 03 М 5/12, опублик. 1988 (54) ПРЕОБРАЗОВАТЕЛЬ ЧАСТОТНО-IVlOДУЛИРОВАННОГО КОДА (57) Изобретение относится к вычислительной технике. Его использование в аппаратуре передачи информации позволяет повысить быстродействие. Преобразователь содержит триггеры 4, 5 и элемент 9 задержки. Благодаря введению элементов

HE 1, 2, 3, 6, элемента И 7 и расширителя 8 импульсов в импульсы, подаваемые на входы триггеров 4, 5, не короче половины такта входной ЧМ-последовательности, Поэтому полутакт последней может быть равен минимальной рабочей длительности входных импульсов триггеров 4, 5. 2 з.п. ф-лы, 4 ил.

1809538

Изобретение относится к вычислительной технике, предназначено для преобразования частотно-манипулированного (ЧМ) кода в код без возвращения к нулю (БВН) и может быть использовано в аппаратуре передачи информации, Целью изобретения является повышение быстродействия работы преобразователя.

Сущность изобретения заключается в "0 сдвиге входной ЧМ-информации, выделение пауз, соответствующих нулевым битам высокого и низкого уровня входной информации, путем тактирования задержанной входной информации срезами импульсов "5 входной информации и инвертированной задержанной входной информации срезами импульсов инвертированной входной информации, и формировании с помощью выделенных пауз кода БВН. 20

На фиг.1 приведена структурная схема заявляемого преобразователя (пример конкретного выполнения), на фиг.2, 3 — функциональные схемы расширителя импульсов (примеры конкретного выполнения), на 25 фиг.4 — хронограмма, поясняющая работу преобразователя.

Преобразователь содержит первыйтретий элементы 1-3 HE, D-триггеры 4, 5 с инверсными установочными входами, чет- 30 вертый элемент 6 НЕ, элемент 7 И, расширитель 8 импульсов и элемент 9 задержки.

Расширитель 8 импульсов может быть реализован различными способами.

Расширитель импульсов по фиг.2 содер- 35 жит первый и второй элементы 10, 11 задержки, элемент 12 И и элемент 13 ИЛИ, Расширитель импульсов по фиг.3 содержит триггер 14 и элемент задержки 15.

Преобразователь работает следующим 40 образом, На вход преобразователя поступает информация в ЧМ-коде (см. фиг.4), Элемент 9 задержки осуществляет задержку входной информации на время ЗТ/4, где Т вЂ” длитель- 45 .ность такта, Триггеры 4, 5 срабатывают по фронтам импульсов, поступающих на их Свходы. На выходе триггера 4 по срезу нулевого бита высокого уровня входной информации, тактирующему нулевой бит 50 высокого уровня задержанной информации, формируется фронт импульса, а его срез формируется по срезу нулевого бита высокого уровня задержанной информации, на который реагирует установочный 55 вход триггера 4. Элементы 1, 2, 3 и 6 НЕ инвертируют сигналы, На выходе триггера 5 по срезу инвертированного нулевого бита низкого уровня входной информации, тактирующему инвертированный нулевой бит низкого уровня задержанной информации, формируется передний срез паузы, а ее задний фронт формируется по срезу инвертированного нулевого бита .низкого уровня задержанной информации, на который реагирует установочный вход триггера 5. Пауза в сигналах, поступающих на входы элемента

7 И, порождены нулевыми битами ЧМ-кода высокого и низкого уровня соответственно, Элемент 7 И осуществляет логическое умножение поступающих на него сигналов, формируя сигнал, каждая пауза в котором соответствует нулевому биту, но имеет длительность меньше такта. Расширитель 8 импульсов уширяет паузы до длительности такта, в результате чего формируется код

БВН.

В предлагаемом преобразователе импульсы сигналов, подаваемых на входы триггеров, не короче половины такта входной ЧМ-информации, поэтому он способен преобразовывать ЧМ-информацию, имеющую длительность полутакта, равную минимальной рабочей длительности входных импульсов триггеров. Тем самым предлагаемый преобразователь характеризуется более высоким быстродействием по сравнению с преобразователем-прототипом (3).

Следует подчеркнуть, что предлагаемый преобразователь осуществляет преобразование ЧМ-кода в код БВН, не обязательно требуя для.этого выделения тактовых импульсов. В тех случаях, когда для функционирования аппаратуры дальнейшей обработки кода БВН, подключенной к выходу предлагаемого преобразователя, необходима последовательность тактовых импульсов, эта последовательность легко может быть получена с помощью выделителя или фильтра тактовых импульсов, вход которого включен на вход предлагаемого преобразователя, Формула изобретения

1. Преобразователь частотно-модулированного кода, содержащий элемент задержки, вход которого является входом преобразователя, и первый и второй D-триггеры, отличающийся тем,что,сцелью повышения быстродействия преобразователя, в него введены первый-четвертый элементы НЕ, элемент И и расширитель импульсов, вход первого элемента НЕ подключен к входу преобразователя, выход первого элемента НЕ непосредственно и через второй элемент НЕ соединен с тактовыми входами соответственно первого и второго 0-триггеров, выход элемента задержки подключен к информационному входу и инверсному входу обнуления пергого D1809538 триггера и входу третьего элемента НЕ, выход которого соединен с информационным входом и инверсным входом обнуления второго 0-триггера, инверсный выход которого подключен к первому входу элемента И, прямбй выход первого 0-триггера через четвертый элемент задержки соединен со вторым входом элемента И, выход которого через расширитель импульсов подключен к выходу преобразователя.

2. Преобразователь по и. 1, о т л и ч а юшийся тем, что расширитель импульсов содержит элемент ИЛИ, элементы задержки и элемент И, первый вход которого объединен с входом первого элемента задержки и является входом расширителя, выход первого элемента задержки соединен с вторым входом элемента И, выход которого непосредственно и через второй элемент задержки подключен к входам элемента ИЛИ, 5 выход которого является выходом расширителя.

3. Преобразователь по и. 1, о т л и ч а юшийся тем, что расширитель импульсов содержит элемент задержки и 0-триггер, 10 информационный вход которс-о объединен с входом элемента задержки и является входом расширителя, первый и второй выходы элемента задержки соединены соответственно с инверсным входом обнуления и так15 товым входом D-триггера, выход которого является выходом расширителя.

1809538 о а О у о

У 0

ЧМ-код

12 код ИУ

1 0

Фиг. 9

Редактор

Заказ 1291 Тираж Подписное

ВНИИПИ Государственного. комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб„4/5

Производственно-издательский комбинат "Патент". r, Ужгород, ул,Гагарина, 1„1

8ихада

640/ГОд

9

Составитель О,Ревинский

Техред М.Моргентал Корректор Л,Ливринц