Энергонезависимая ячейка памяти

 

Изобретение относится к импульсной технике и позволяет упростить схему. Энергонезависимая ячейка памяти содержит RS-триггер 1, первый 2, второй 3 и третий 4 логические элементы, сердечник 5 с ППГ и первой 6 и второй 7 обмотками, резистор 8, шину 9 опроса, шину 10 разрешения, выходную шину 11, шину 12 установки в единицу, шину 13 установки в ноль. Первый 2 и третий 4 логические элементы выполнены в виде элементов "ИСКЛЮЧАЮЩЕЕ ИЛИ", второй логический элемент 3 в виде элемента ИЛИ НЕ. 1 ил.

Изобретение относится к импульсной технике и может быть использовано в устройствах вычислительной техники и систем управления. Цель изобретения упрощение схемы. На чертеже приведена схема энергонезависимой ячейки памяти. Энергонезависимая ячейка памяти содержит RS-триггер 1, первый 2, второй 3 и третий 4 логические элементы, сердечник 5 с ППГ и первой 6 и второй 7 обмотками, резистор 8, шину 9 опроса, шину 10 разрешения, выходную шину 11, шину 12 установки в единицу, шину 13 установки в ноль. Первый 2 и третий 4 логические элементы выполнены в виде элементов "ИСКЛЮЧАЮЩЕЕ ИЛИ", второй логический элемент 3 в виде элемента ИЛИ-НЕ. Прямой выход RS-триггера 1 соединен с выходной шиной 11, с одним из входов элемента "ИСКЛЮЧАЮЩЕЕ ИЛИ" 2 и с одним из входов элемента ИЛИ-НЕ 3. Другой вход элемента "ИСКЛЮЧАЮЩЕЕ ИЛИ" 2 подключен к шине 12 установки в единицу, а выход к концу обмотки 6 сердечника 5, начало которой через резистор 8 соединено с выходом элемента "ИСКЛЮЧАЮЩЕЕ ИЛИ" 4. Выход элемента ИЛИ-НЕ 3 соединен с одним из входов элемента "ИСКЛЮЧАЮЩЕЕ ИЛИ" 4, другой вход которого подключен к шине 13 установки в ноль. Другой вход элемента ИЛИ-НЕ 3 соединен с шиной 9 опроса. Шина 10 разрешения соединена с R-входом RS-триггера 1, S-вход которого соединен с началом обмотки 7 сердечника 5, конец которой соединен с общей шиной. RS-триггер 1 выполнен на элементах ИЛИ-НЕ микросхемы 564 ЛЕ5 по известной схеме, элементы "ИСКЛЮЧАЮЩЕЕ ИЛИ" 2, 4 на микросхеме 564 ЛП2, элемент ИЛИ-НЕ 3 на микросхеме 564 ЛЕ5. В качестве сердечника 5 использован сердечник ленточной кольцевой ЗМЧ-3/2,5-60 де4.804.005 ТУ. Число витков обмотки 6-300, число витков обмотки 7-600. В качестве резисторов 8 использован резистор С2-33Н-0,125-5,1 кОм ±5% RS-триггер 1 может быть выполнен на микросхеме 564 ТР2 или на микросхеме 564 ТМ2. RS-триггер 1 и элементы 2-4 могут быть выполнены на КМОП-микросхемах других серий, например, серии 176. В качестве сердечника 5 может быть использован сердечник М2,5-3/2,4-45 де4.804.004 ТУ, в качестве ризистора 8 резисторы типа С2-23 и другие. Энергонезависимая ячейка памяти работает следующим образом. В исходном состоянии на шине 9 опроса или на шине 10 разрешения присутствует уровень логической "1", удерживающий RS-триггер 1 и элемент 3 ИЛИ-НЕ в состоянии логического "0". На шине 12 установки в единицу и на шине 13 установки в ноль присутствует уровень логического "0". При этом на выходах элементов "ИСКЛЮЧАЮЩЕЕ ИЛИ" 2, 4 удерживается уровень логического "0". Обмотка 6 обесточена, потребление отсутствует. При поступлении импульса положительной полярности на шину 13 установки в ноль устанавливается уровень логической "1" на выходе элемента "ИСКЛЮЧАЮЩЕЕ ИЛИ" 4. При этом через обмотку 6 и резистор 8 начинает протекать ток в направлении с выхода элемента 4 на выход элемента 2. Если в сердечнике 5 был записан ноль, то на обмотке 7 сформируется импульс помехи положительной полярности малой длительности за счет неидеальности ППГ. Указанный импульс поступает на S-вход RS-триггера 1, однако не может изменить его состояние, поскольку RS-триггер 1 удерживается в состоянии логического "0" уровнем логической "1", поступающим на его R-вход с шины 10 разрешения. Если в сердечнике 5 была записана единица, то сердечник 5 начинает перемагничиваться в ноль. На обмотке 7 формируется импульс положительной полярности нормальной длительности, который поступает на S-вход RS-триггера 1. Однако состояние RS-триггера 1 не изменяется. Амплитуда импульса ограничивается на уровне напряжения питания диодом входной защитой цепи по S-входу RS-триггера 1 (Зельдин Е. А. Цифровые интегральные микросхемы в информацион- но-измерительной аппаратуре. Л. Энергоатомиздат. Ленингр. отд. 1986, с. 65, рис. 6-4). После перемагничивания сердечника 5 импульс на шине 13 установки в ноль заканчивается. Схема приходит в исходное состояние. При поступлении импульса положительной полярности на шину 12 установки в единицу устанавливается уровень логической "1" на выходе элемента "ИСКЛЮЧАЮЩЕЕ ИЛИ" 2. Через обмотку 6 и резистор 8 начинает протекать ток в направлении с выхода элемента 2 на выход элемента 4. При этом сердечник 5 начинает перемагничиваться в единицу. На обмотке 7 формируется импульс отрицательной полярности, амплитуда которого ограничивается диодом входной защитной цепи, анод которого подключен к общей шине, а катод через резистор с малым сопротивлением к S-входу RS-триггера 1. После перемагничивания сердечника 5 импульс на шине 12 установки в единицу заканчивается. Схема приходит в исходное состояние. При поступлении импульса отрицательной полярности на шину 9 опроса элемент ИЛИ-НЕ 3 устанавливается в состояние логической "1", что вызывает установление уровня логической "1" на выходе элемента "ИСКЛЮЧАЮЩЕЕ ИЛИ" 4. Через обмотки 6 и резистор 8 начинает протекать ток в направлении с выхода элемента 4 на выход элемента 2. Если в сердечнике 5 был записан ноль, то перемагничивание сердечника 5 не происходит. На обмотке 7 формируется импульс помехи, который не может изменить состояние RS-триггера 1, поскольку он удерживается в состоянии логического "0" сигналом по R-входу. Если в сердечнике 5 была записана единица, то сердечник 5 начинает перемагничиваться в ноль. На обмотке 7 формируется импульс положительной полярности нормальной длительности, поступающий на S-вход RS-триггера 1, не изменяя его состояние. Импульс отрицательной полярности на шину 10 разрешения поступает с задержкой относительно импульса на шине 9 опроса. Величина указанной задержки превышает длительность формируемых помех. При поступлении импульса отрицательной полярности на шину 10 разрешения с R-входа RS-триггера 1 снимается сигнал, удерживающий RS-триггер 1 в состоянии логического "0", и разрешается его переключение в состояние логической "1". Если в сердечнике 5 была записана единица, то импульс положительной полярности, поступающий с обмотки 7 на S-вход RS-триггера 1, при поступлении импульса отрицательной полярности на шину 10 разрешения переключает RS-триггера 1 в состояние логической "1". При этом на выходной шине 11 и на выходе элемента "ИСКЛЮЧАЮЩЕЕ ИЛИ" 2 устанавливается уровень логической "1", а на выходах элемента ИЛИ-НЕ 3 и элемента "ИСКЛЮЧАЮЩЕЕ ИЛИ" 4 уровень логического "0". При этом ток в обмотке 6 меняет направление на противоположное и вызывает восстановление состояния единицы в сердечнике 5. После восстановления состояния сердечника 5 и съема информации с выходной шины 11 импульсы отрицательной полярности на шине 9 опроса и на шине 10 разрешения заканчивается. Схема приходит в исходное состояние. Таким образом, описание работы энергонезависимой ячейки памяти подтверждает ее работоспособность. За счет изменения способа управления состоянием сердечника достигнуто упрощение энергонезависимой ячейки памяти. Из схемы исключены элементы И-НЕ с открытым стоком, что позволило уменьшить затраты микросхем на 0,5 корпуса, что составляет 40% от затрат микросхем на построение заявляемого объекта. Выигрыш по затратам достигается за счет того, что в одном корпусе микросхемы содержится четыре обычных двухвходовых логических элемента вместо двух логических элементов с открытым стоком. Одновременно в схеме исключена необходимость инверсного выхода RS-триггера. Кроме того, в схеме ячейке памяти без введения дополнительных элементов организован вход установки в единицу, что расширяет ее функциональные возможности за счет обеспечения возможности установки ячейки памяти в единицу. В заявляемой ячейке памяти реализовано также повышение устойчивости к воздействию внешних помех, во-первых, за счет того, что в режиме хранения информации и в режиме изменения состояния сердечника триггер ячейки памяти принудительно удерживается в состоянии логического "0". Переключение триггера разрешается только на время выдачи информации при поступлении сигнала на шину разрешения. Повышение помехоустойчивости по входам установки в единицу и в ноль обеспечивается за счет селекции выходных импульсов второй обмотки по длительности путем задержки поступления импульсов на шину разрешения относительно импульсов, поступающих на шину опроса. При этом допустимая длительность помехи по входу установки в ноль определяется разностью длительности импульса полного перемагничивания сердечника в ноль и величине указанной задержки, а допустимая длительность помехи по входу установки в единицу определяется величиной указанной задержки. При этом необходимо иметь в виду, что скорость перемагничивания сердечника в единицу меньше скорости перемагничивания сердечника в ноль из-за влияния диодов входной защитной цепи микросхем, что приводит к увеличению допустимой длительности помех по входу установки в единицу. Для достижения одинаковой помехоустойчивости по указанным входам задержка импульса на шине разрешения относительно импульса на шине опроса должна быть меньше половины длительности полного перемагничивания сердечника в ноль. На предприятии изготовлен лабораторный макет энергонезависимой ячейки памяти на основе микросхем серии 564. Испытания разработанного макета показали его работоспособность в диапазоне температур от минус 40 до 50^оС. Испытания подтвердили осуществимость и практическую ценность заявляемого объекта. Длительность импульса полного перемагничивания сердечника в ноль 32 мкс, в единицу 175 мкс при напряжении питания 10 В. Допустимая длительность помехи по входам установки в ноль и единицу 27 мкс при задержке импульса на шине разрешения относительно импульса на шине опроса 6 мкс. Триггеры, выполненные на основе КМОП интегральных схем, надежно переключаются при длительности входных импульсов 0,2-0,3 мкс. Следовательно, помехоустойчивость заявляемой ячейки памяти по входам повышена по сравнению с прототипом примерно на 2 порядка.

Формула изобретения

ЭНЕРГОНЕЗАВИСИМАЯ ЯЧЕЙКА ПАМЯТИ, содержащая сердечник с прямоугольной петлей гистерезиса и первой обмоткой, конец которой подключен к выходу первого логического элемента, один вход которого подключен к выходной шине и прямому выходу RS-триггера, второй логический элемент, выход которого соединен с одним из входов третьего логического элемента, резистор и шины опроса, разрешения и установки в ноль, отличающаяся тем, что, с целью упрощения, в нее введена шина установки в единицу, а в сердечник вторая обмотка, при этом другой вход первого логического элемента подключен к шине установки в единицу, начало первой обмотки сердечника через резистор соединено с выходом третьего логического элемента, другой вход которого подключен к шине установки в ноль, один из входов второго логического элемента соединен с прямым выходом RS-триггера, другой вход с шиной опроса, шина разрешения соединена с R-входом RS-триггера, S-вход которого подключен к началу второй обмотки сердечника, конец которой соединен с общей шиной, причем первый и третий логические элементы выполнены в виде элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, а второй логический элемент в виде элемента ИЛИ НЕ.

РИСУНКИ

Рисунок 1