Устройство обнаружения кодов групповой синхронизации

 

Устройство обнаружения кодов групповой синхронизации может быть использовано в устройствах автоматики и вычислительной техники. Устройство содержит: 2 счетчика импульсов. 2 элемента И, RS-триггер, блок дешифрации, запоминающее устройство, 2 формирователя импульсов , N каналов дешифрации данных, N блоков памяти, N D-триггеров. N регистров сдвига, N элементов совпадения, входную шину, шину тактовых импульсов, шину сброса, выходную шину. 2 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУ6ЛИК (st)5 Н 03 К 5/19

ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ

ВЕДОМСТВО СССР

{ГОСПАТЕНТ СССР) ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ. 1 (21) 4878318/21 (22) 26.10.90 . (46) 30.04.93. Бюл. N. 16 (71) Особое конструкторское бюро Московского энергетического института (72) А.В.Лаврухин (56) Авторское свидетельство СССР

N. 1457169, кл. Н 03 К 5/19, 11.02.87 . .Авторское свидетельство СССР

М 1406756, кл. Н 03 К 5/19,18.12.86. (54) УСТРОЙСТВО ОБНАРУЖЕНИЯ КОДОВ

ГРУППОВОЙ СИНХРОНИЗАЦИИ „ е . Изобретение относится к импульсной технике и может быть использовано в устройствах автоматики и вычислительной техники. . Цель изобретения — повышение достоверности обнаружения.

На фиг. 1 приведена электрическая функциональная схема устройства; на фиг. 2— пример выполнения блока дешифрации.

Устройство обнаружения кодов груп повой синхронизации содержит первый и второй счетчики импульсов 1 и 2, первый и второй элементы И 3 и 4, RS-триггеры 5, блок дешифрации 6, запоминающее устройство 7, первый и второй формирователи импульсов 8 и 9, N каналов дешифрации данных 10.1-10N, N блоков памяти 11.111.N, N,О-триггеров 12.1-12М, N регистров . сдвига 13.1-13N, и элементов совпадения

14.1-14.N....

Счетный вход первого счетчика 1 импульсов соединен с шиной 15 тактовых ими Ж, 1812628 А1 (57) Устройство обнаружения кодов груп-. повой синхронизации может быть vicпол ь зова но в устройствах автоматики и вычислительной техники. Устройство содер- . жит: 2 .счетчика импульсов, 2 элемента И, RS-триггер, блок дешифрации, запоминающее устройство; 2 формирователя импульсов, N каналов дешифрации данных, N блоков памяти, N D-триггеров, N регистров сдвига, N элементов совпадения, входную шйну, шину тактовых импульсов, шину сброса, выходную шину. 2 ил.

Ф пульсов, счетный вход второго счетчика им-: пульсов 2 соединен с выходом первого эле- . мента И 3, выход второго элемента И 4 . соединен с выходной шиной 16 и с R-входом

RS-триггера 5. каждый из каналов дешифра- ОО ции данных 10.1-10.N состоит из блока па- . мяти 11.1 — 11 N, выход каждого иэ которых Я соединен с 0-входом 0-триггера 12.1-12.N, 0, выход которого соединен с информационным входом сдвигового регистра 12,1-12.N, выходы которого соединены со входами элемента совпадения 14.1-14.N, причем выхо-,, да элементов совпзденйя каждого из N Ф каналов дешифрации данных 10.1 — 10.N со-.: единены с соответствующими входами второго элемента И 4, выход которого соединен с установочным входом первого счетчика импульсов 1, выход которого соединен с первым входом элемента И 3, выходы младших разрядов соединены с соответствующими адресными входами блоков памяти

11,1-11.N каждого из N каналов дешифра1812628 ции данных 10.1-10.N, выходы старших разрядов соединены с соответствующими входами блока дешифрации 6, выходы которого соединены с соответствующими входами разрешения блоков памяти 11,1-11.N каждого из N каналов дешифрации данных

11.1 — 10.N, информационные входы блоков памяти 11,1 — 11 N каждого из N каналов дешифрации данных 10.1 — 10.N соединены со входной шиной 17, входы запись-счи- "0 тывание которых соединены с выходом первого формирователя импульсов 8, вход которого соединен с шиной тактовых импульсов 15, са счетными входами регистров сдвига 13.1 — 13.Й каждого из N каналов дешифрации данных 10.1 — 10,N и со входам второго формирователя импульсов 9, выход которого соединен с С-входом Р-триггеров 12.1 — 12.N каждого из N каналов дешифрации 10.1-10.N, причем выходы запоминающего устройства соединены с соответствующими информационными входами первого счетчика имйульсов 1, адресные входы — с соответствующими выходами второго счетчика импульсов 2, установач- 25 ный вход которого соединен с шиной сброса

18 и S-входом RS-триггера 5, прямой выход которого соединен со вторым входом первого элемента И 3.

Рассмотрим работу данного устройства 30 для случая, когда информация передается группами слов. Каждая группа состоит из 64 шестнадцатиразрядных слав. В каждой группе четыре слова Отводятся пад синхронизацию (коды групповой синхронизации).

В словах с порядковыми номерами 10, 26 и

42 — прямой код последовательности деБрюижна, а в 58-м слове — обратный кад последовательности де-Брюижна. Блок памяти 11,1 — 11.M в данном устройстве выпал- 40 няет функцию сдвигающего регистра, разрядность которого должна быть

64x16=1024 разряда, что соответствует емкости одной группы слов, B качестве памяти необходимо использовать оперативное за- 45 поминающее устройства (ОЗУ). Так как код групповой синхронизации содержит четыре слова, то данное устройство должно иметь четыре канала, причем первые три канала должны обнаруживать 10, 26 и 42 (прямой 50 код последовательности де-Брюижна), а четвертый канал — 58 слово (обратный код. последовательности де-Брюижна). Следовательно,.три первых канала будут идентичными, а четвертый канал будет отличаться от.первых трех только схемой совпадения.

Так как соседние слова, входящие в код групповой синхронизации, отстоят друг от друга на 16 информационных слов, т.е.

16х16=256 разрядов, следовательно, информационная емкость блока памяти 11.1 должна быть 256 бит, а полная информационная емкость памяти ОЗУ для нашего случая равна 256х4=1024 бит.

Часть данного устройства, состоящая из триггера 5, элемента И 3, счетчика 2 и программируемого запоминающего устройства

7, служит для программной подстройки адреса блока памяти 11.1-11 под входную информацию (под группу слов) для вхождения данного устройства в синхронную работу.

При дайной синхронной работе 10-е слова каждой группы слов записываются в блок памятй 11.1 первого канала, 26-е слова — в блок памяти 11.2 второго канала, 42-е слова — в блок памяти 11.3 третьего канала, э 58-е слава — в блок памяти 11.4 четвертого канала.

Устройство работает следующим образом, Информация с выходной шины 17 поступает на входы данных всех блоков памяти 11,1-11,4 ОЗУ. Сигнал "Сброс", поступающий с шины 18, устанавливает триггер 5 в "единичное" состояние, а счетчик 2 — в "нулевое" состояние. Счетчик 2 устанавливает на выходе запоминающего устройства 7 содержимое нулевой ячейки, которое подается на установочные входы счетчика 1. По тактовому сигналу, поступающему с тактовой шины 15, происходит начальная установка адреса счетчика 1, Данный счетчик устанавливает адрес ячеек памяти всех блоков памяти, а блок дешифрации 6, который представляет собой логическую схему, по старшим разрядам счетчика 1 выбирает один из четырех блоков памяти, Принципиальным моментом работы данного устройства является то, что за время действ%я одного тактирующего импульса происходит запись входной информации в одну определенную ячейку блока памяти с адресом, установленным на выходе счетчика 1, и считывание информации из ячеек всех блоков памяти 11,1 — 11,4 с тем же адресом, т.е. на время считывания информации блок дешифрации 6, на всех своих выходах формирует сигнал выбора кристаллов всех четырех блоков памяти.

Сигналы, управляющие режимами записи и считывания информации в блоках памяти, вырабатываются в формирователе сигналов 8.

На фиг. 2 приведена электрическая схема данного формирователя. Информация с выходов блоков памяти 11,1-11.4 поступает на входы данных соответствующих D-триг- ° геров 12.1-12,4. По сигналам поступающим с формирователя 9, информация с выходов блоков памяти 11.1-11.4 переписывается в

1812628 триггеры 12.1-12.4. Далее информация по- жения между информацией и адресом памяступает на входы сдвиговых регистров 13.1- .ти от цикла к циклу, что обеспечивает оты13.4. По тактовым импульсам, поступающим скание необходимого взаимного положения

cтактовой шины 16, информация записыва- информации и адреса памяти. Рассмотрим, ется в сдвиговые регистры. Следовательно, 5 как работает данная часть устройства. по каждому тактовому импульсу будет про- Как только счетчик 1 насчитает 1024 такисходить запись минимального элемента . товых импульсов(полный цикл}, на его выховходнойинформациивопределеннуюячей- де сформируется сигнал конца цикла, ку памяти с адресом, указанным в счетчике который, пройдя через элемент И 3, увели1, и считывание минимального элементаин- 10 чит адрес счетчика.2 на единицу. На выходе формации со всех блоков памяти с теми же запоминающего устройства 7 изменится наадресами и запись этой информации в соот- чальный адрес. Ао тактовому импульсу данветствующие сдвигающие регистры 13,1-, ных начальный адрес переписывается в

13,4. Разрядность сдвигающих регистров . счетчик1, что изменит взаимноерасположеравна шестнадцати двоичным разрядам, 15 ние информации и адреса блоков памяти, что позволяет записывать s них полностью если и е этом случае не произойдет нужного шестнадцатиразрядные слова. Если 20-е совпадения, то следуещий импульс конца слово полностью запйшется в сдвигающий цикла со счетчика 1 щзменит по той же церегистр 13.1, в это же время на сдвигающем . - почке адрес счетчика 1 и тек будет продолрегистре 13.2 полностью запишется 26-.е .20 жатьсядотехпор,локеинформвцияиадрес слова, а в сдвигающем регистре 13.3 полно- памяти не займут положение, при котороМ стью. запишется 42-е слово, а в сдвигающем 10-е информационное сл©ео йолностьа зерегистре 13.4 запишется 58-е слово. Данная. пишется е первом канем, 2&+ слово — во . расстановка информации на сдвигающих: втором канала, 42-е слово.— в третьем канйрегистрах объясняется тем, что между ячей-: 25 ле, а 58-е саоео — в четвертом канале. 8 этом ками памяти с одинаковыми адресами со- случае сигнал обиерукева е выкодд злеседних блоков памяти расположено 256 бит мента И 4 поступает не установочный екод . (ячеек памяти) —; сколько мини- триггере 5 и устанавливает.юге в "нулевое мальных информационных элементов рас- . состояиие. При этом происходит закрытие положено между соседними кодами 30 элементаиЗдла проквкденийнмауль|оа груйповой синхронизации, При таком рас- «онцэ цикла. Помимо этого сигнал абиеположении информации произойдет совка- ружения сбросит счетчик 1 s "нулевое" .дение ее на всех элементах совпадения состояние, что. обеспечит нормальную

14.1-14.4 и íà их выходах появятся сигналы синхронную работу устройства. совпадения. Эти сигналы поступают на вхо- 35 Алгоритм, ао которому арограмммруатды элемента И 4. Информация, характери- . ся начальные адреса счетчике 1. записакзующая обнаружение кодов групповой . ные в. ячейки памяти запоминающего синхронизаЦии, на выходе элемента И 4 по- устройства 7. зависит от размещения кодов явится только тогда, когда в одно и то же групповой синхронизации внуцжинфорэавремя на всех входах данной схемы появят- 40 ции. Время вхождения данного устройстве ся сигналы совйадения. Так работает дан- в синхронную работу зависит от.оптймаль" ное устройство в случае, когда входная ностиданного алгоритма. информация и адрес ячейки памяти записи .. Ф о р м у л а и з о б р е т е н и а располо>кены таким образом, при котором. Устройство обнаружения кодов группо10-е информационныеслова полностью бу- 45 вой синхронизации, содержащее первый дут записываться в блок памятй 11.,1, 26-е счетчик импульсов, счетный вход которого слова — a блок памяти 11,2 и т,д. Данное соединенcшинойтактовыхимпульсов, вторасположение информации и адреса ячейки рой счетчик импульсов, счетный вход кото- . памяти записи является частным случаем. В . poro соединен с выходом первого элемента общем случае данное расположение носит 50 И, второй элемент И, выход которбго соедислучайный характер, Устройство обнаруже- нен с выходной шиной, RS-триггер и входния кодов групповой синхронизации рабо- ную шину, о т л и ч а ю щ е е с я тем, что, с тает циклически. Каждый цикл состоит из целью повышения достоверности обнаругрупйы слов, состоящей из 64 слов, Цикли- жения, s него введены шина сброса, первый ческая работа данного устройства приводит 55 и второй формирователи импульсов, запок тому, что взаимное положение информа- минающее устройство, блок дешифрации и ции и адреса не меняется от цикла к циклу, N каналов дешифрации данных, каждый из

Схема, состоящая из триггера 5; элемента И которых состоит из блока памяти, выход ко3, счетчика 2, запоминающего устройства 7, торого соединен с D-входом 0-триггера, выобеспечивает изменение взаимного поло- ход которого соединен с информационным

1812628 входом сдвигового регистра, выходы которого соединены с входами элемента совпадения, причем выходы элементов совпадения каждого из N каналов дешифрации данных соединены с соответствующими входами второго элемента И, выход которого соединен с R-входом RS-триггера и с установочным входом первого счетчика импульсов, выход которого соединен с первым входом первого элемента И, выходы младших разрядов соединены с соответствующими адресными входами блоков памяти каждого из N каналов дешифрации данных, выходы старших. разрядов соединены с соответствующими, входами блока дешифрации, вйходы которого соединены с соответствующими входами разрешения блоков памяти каждого из Й каналов дешифрации данных. информационные входы блоков памяти каждого из Й каналов дешифрации данных соединены с входной шиной, входы записи-считывания которых соединены с выходом первого формирователя импульсов, вход которого соединен с

Б шиной. тактовых импульсов, со.счетными входами регистров сдвига каждого из N

° каналов дешйфрации данных и с входом второго формирователя импульсов, выход которого соединен с С-входом 0-триггеров

10 каждого из и каналов дешифрации дан- ных, причем выходы запоминающего уст. ройства саединейы: с соответствующими ийформационными входами первого счетчика импудьсов, адресные входы —. с соот35 .ветствующими входами второго счетчика ,импульсов, установочный вход K076p0lo соедйнен с шиной сброса и S-входом

RS-трйггера, прямой выход которого соединен:с вторым входом первого але20 мента И.

1812628 . Составитель Т. Соколова

Редактор Л, Народная Техред M. Моргентал Корректор О. Густи

За as 1580 аказ Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГК ям и и ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

l . П оизводственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101