Устройство для ортогонального преобразования цифровых сигналов по уолшу-адамару

 

Изобретение относится к автоматике и вычислительной технике и может быть использовано в аппаратуре обработки образцов , сжатия информации при передаче данных , для анализа и обработки звуковых и видеосигналов, для цифровой фильтрации и т.д. Целью изобретения является повышение производительности устройства за счет применения параллельного алгоритма реализации базовой операции преобразования Уолша-Адамара. Устройство для ортогонального преобразования цифровых сигналов по Уолшу-Адамару содержит генератор 1 тактовых импульсов, счетчик 2. первый 3 и второй 4 блоки сдвиговых регистров, сумматор 5. вычитатель 6. блоки 7. 8...22 элементов И. блоки 23. 24. 25. 26, 27, 28 элементов ИЛИ, блоки 20, 30, 31. 32. 33. 34 элементов И. блоки 35, 36, 37, 38 элементов ИЛИ. 3 ил.

СОК):3 СОВ(- Г СКИХ

РЕПIIYI)IIVIY.

IcI I c G 06 F 15/332

ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ

ВЕДОМСТВО СССР (ГОСПАТЕНТ СССР) ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4884132/24 (22) 20.11.90 (46) 15.05.93. Бюл. ¹ 18 (71) Конструкторское бюро электроп риборостроения (72) Н.К,Байда, Ю.Г.Нестеренко. К.Ю.Воробьев, Г,Н.Тимонькин. В.С.Харченко и

С.Н.Ткаченко (56) Авторское свидетельство СССР

N 951320, кл. G 06 F 15/332. 1980.

Авторское свидетельство СССР

N 1234847, кл. G 06 F 15/332. 1984. (54) УСТРОЙСТВО ДЛЯ ОРТОГОНАЛЬНОГО ПРЕОБРАЗОВАНИЯ ЦИФРОВЫХ СИГНАЛОВ ПО YOJlLLIY — АДАМАРУ (57) Изобретение относится к автоматике и вычислительной технике и может быть ис„., 50, 1815651 А1 пользовано в аппаратуре обработки образцов. сжатия информации при передаче данных. для анализа и обработки звуковых и видеосигналов. для цифровой фильтрации и т.д. Целью изобретения является повышение производительности устройства за счет применения параллельного алгоритма реализации базовой операции преобразования

Уолша-Адамара. Устройство для ортогонального преобразования цифровых сигналов по Уолшу — Адамару содержит генератор

1 тактовых импульсов, счетчик 2. первый 3 и второй 4 блоки сдвиговых регистров, сумматор 5. вычитатель 6. блоки 7. 8...22 элементов И. блоки 23. 24, 25, 26, 27, 28 элементов

ИЛИ, блоки 20, 30, 31. 32. 33. 34 элементов

И, блоки 35, 36, 37, 38 элементов ИЛИ, 3 ил.

1815651

Изобретение относится к автоматике и вычислительной технике и может быть использовано в аппаратуре обработки образов, сжатия информации при передаче данных, для анализа и обработки звуковых и видеосигналов, для цифровой фильтрации и т.д.

Кель изобретения — повышение производительности.

На фиг.1 изображена функцйональная схема устройства для ортогонального преобразования цифровых сигналов по Уолшу-.

Адамару; на фиг.2 — временные диаграммы функционирования устройства; на фиг;3— граф-схема алгоритма быстрого преобразования Уолша-Адамара.

Устройство для ортогонального преобразования цифровых сигналов по УолшуАдамару (см, фиг.1) содержит генератор 1 тактовых импульсов, счетчик 2, первый 3 и второй 4 блок сдвиговых регистров, сумматор 5, вычитатель 6; блоки 7-22 элементов

И, блоки 23, 24, 25; 26, 27, 28 элементов

ИЛИ. блоки 29; 30, 31, 32, 33, 34 элементов.

И, блоки 35, 36, 37, 38 элементов ИЛИ, выходы 39 — 41 счетчика.

На фиг.2 использованы обозначения, принятые на фиг.1. На фиг.3 символами х1, х2,...,ха обозначены входные отсчеты, символами у1,у2,...,уэ — выходные отсчеты УолшаАдамара.

Рассмотрим назначение основных элементов устройства.

Генератор 1 тактовых импульсов служит для формирования последовательности им,пульсов синхронизирующих работу устройства.

Счетчик 2 служит для задания признака четности такта, четности итерации, первой или второй половины итерации, Базовая операция алгоритма йреобразования заключается в вычислении по формулам:

Ар, + Bn г Сп, An — Bn =On

i !. 1 где А и BnI — входные отсчеты для t-й ите.рации (! = 1,2„...,N) при f = 1. An и Вп

1 1

ЯВЛЯЮТСЯ ИСХОД!НЫМИ ОтСЧЕтаМИ Xn.

At = х1, 8) =x2 A) = хз 82 = х4 Аз хЬ; ВЗЧ = хе; Аа - х7, Ва = ха.

n = 2 — число вычисленных коэффициентов преобразования;

Сп и On результаты базовой операции

1-й итераций, принимаемые как исходные данные А + и 8 " для базовых операций следующей итерации согласно используемому графу алгоритма преобразования Уолша-Адама ра (фиг.3).

Таким об !азом для n = 2 = 8

82 =С4, А2 =Сз

84 =04, А4 =03.

После выполнения последней итерации

t-N

Y = С1, Y2 = C2, Yg = Сз, Yp = С4, Yg

= 01, Y6 = D2, Y7 = 03, Y8 = D4

Первый 3 блок сдвиговых регистров служит для последовательного приема по первому, второму, третьему и четвертому информационным входам, хранения и последовательной выдачи в порядке поступления отсчетов An Bn Причем по первому ! входу последовательно принимаются отсчеты Ai A2 по второму входу — 81 82 по

I I третьему — Аз, Аа, по четвертому — Аз, 84.

Второй 4 блок сдвиговых регистров служит для последовательного приема по пер, вому, второму, третьему, четвертому

20 информационному входам, хранения и последовательной выдачи в порядке поступления отсчетов С4, Dn, Причем по первому ! входу последовательно принимаются отсчеты С1, Сз, по второму — С2, С4 по третьему ! I I

25 01, DÇ по четвертому — 02, 04. Запись

I I отсчетов с одновременным сдвигом уже записанных осуществляется по заднему фронту тактового импульса при разрешающем значении сигнала на соответствующем уп30 равляющем входе блок сдвиговых регистров.

Сумматор 5 служит для выполнения операции, Вычитатель 5 служит для выполнения

35 операции.

Рассмотрим порядок функционирования устройства для ортогонального преобразования .цифровых сигналов по

Уолшу-Адамару для случая 2" = 8. В исход40 ном состоянии счетчик 2 обнулен, в первом

3 блоке сдвиговых. регистров по первому входу занесены отсчеты А1 А2, по второму — 81, 82, ЙО третьему — АЗ, А4, по пятому

1 1 — Вз, 84, а второй 4 блок сдвиговых регистров обнулен. (Цепи установки исходного состояния не показаны).

По нулевым сигналам на выходах 39, 40, 41 счетчика 2 на первый и второй входы сумматора 5 и вычитателя 6 поступают от."счеты А1 и 81,. Сформированные отсчеты

С11и 01 в конце первого такта по заднему фронту первого тактового импульса через

55 блок 8 и блок 12 соответственно занесутся по первому и второму информационным входам во второй 14 блок сдвиговых регистров, одновременно отсчеты записанные по первому и второму входам в первый 3 блок сдвиговых регистров сдвинутся и окажутся записанными по новым адресам, при этом на первом и втором, выходах блока будут

1815651 присутствовать """ 2 и В2 соответственно.

Во втором такте на выходы сумматора 5 и вычитателя 6 в соответствии с управляющими сигналами (см, фиг.2) поступят отсчеты Az u Bz соответственно. Результаты

1 1 базовой операции занесутся по соответствующему тактовому импульсу; С2 по второ1 му, Dz — по четвертому входам во второй 4

1 блок сдвиговых регистров. Третья и четвертая базовые операции первой итерации реализуются аналогично, Отличие состоит лишь в том, что входные отсчеты поступают на входы сумматора 5 и вычитателя 6 с третьего и четвертого выходов первого 3 блока сдвиговых регистров. К концу первой итерации во втором 4 блоке сдвиговых регистров записаны: по первому входу последовательно отсчеты С1 и Сз по второму — С2, 1 1

С4, по третьему — 01, 0з, по четвертому—

1 1

: Dz, D4 . Вторая и третья итерации реализуются устройством аналогично первой, при этом лишь первый 3 и второй 4 блоки сдвиговых регистров меняются ролями: во второй итерации результаты базовых операций заносятся в первый блок сдвиговых регистров, в третьей — вновь во второй, В конце третьей итерации во втором 4 блоке сдвиговых регистров окажутся записанными выходные отсчеты — коэффициенты

Уолша — Адамара. Устройство переходит в исходное состояние. Далее по соответствующим управляющим сигналам порядок функционирования устройства повторяется для очередной группы входных отсчетов.

Формула изобретения

Устройство для ортогонального преобразования цифровых сигналов по УолшуАдамару, содержащее шесть блоков элементов И, три блока элементов ИЛИ, первый и второй блоки сдвиговых регистров, генератор тактовых импульсов; счетчик, сумматор, шесть элементов. И, причем выход первого блока элементов. ИЛИ подключен к первому информационному входу сумматора, выход сумматора подключен к первым входам первого и второго блоков элементов И, выходы которых подключены к первым и вторым информационным входам соответственно первого и.второго бл оков сдвиговых регистров, первый и второй выходы первого блока сдвиговых регистров подключены соответственно к . первым входам третьего и четвертого блоков элементов И, первый и второй выходы второго блока сдвиговых регистров подключены соответственно к первым входам пятого и шестого блоков элементов И, выход генератора тактовых импульсов подключен к синхровходам первого и второго блоков сдвиговых

35 выми входами третьего и четвертого элементов ИЛИ; вторые входыкоторых

5

30 регистров и к счетному входу счетчика, о тличающее с я тем, что, с целью повышения производительности, оно дополнительно содержит десять блоков элементов И, три блока элементов ИЛИ, вычитатель и два элемента ИЛИ, причем выход первого разряда счетчика соединен с инверсным входом первого, первым входом второго, первым инверсным входом третьего и прямым входом четвертого элементов И, выход (N — 1)ro разряда счетчика (где 2 — число вычисляемых

N коэффициентов преобразования) соединен с первым инверсным входом пятого, инверсными входом шестого элементов И, первыми входами с седьмого по десятый и вторыми входами с третьего по шестой блоков элементов И, выход N-го разряда счетчика соединен с вторыми инверсными входами третьего и пятого, прямыми входами первого и шестого, инверсным входом четвертого элементов И, первыми входами с одиннадцатого по шестнадцатый и вторыми входами первого и второго блоков элементов И, выход пятого элемента И соединен с первыми входами первого и второго элементов ИЛИ, вторые входы которых соединен с выходами соответственно первого и второго элементов И, выход первого элемента ИЛИ соединен с первым входом разрешения первого блока сдвиговых регистров, второй вход разрешения кото рого соединен с выходом второго элемента ИЛИ, выход шестого элемента И соединен с персоединены с выходами соответственно третьего и четвертого элементов И, выходы третьего и четвертого элементов ИЛИ соединены соответственно с первым и вторым входами разрешения второго блока сдвиговых регистров, третий и четвертый выходы ко ърых соединены с вторыми входами соответственно девятого и десятого. блоков элементов И, выходы которых соединены с первыми входами соответственно второго и третьего блоков элементов ИЛИ, вторые входы которых соединены с выходами соответственно пятого и шестого блоков элементов И, третий и четвертый выходы первого блока сдвиговых регистров соединены с вторыми входами седьмого и восьмого блоков элементов И, выходы которых соединены с первыми входами четвертого и пятого блоков элементов ИЛИ, вторые входы которых соединены с выходами соответственно третьего и четвертого блоков элементов И, выходы четвертого и пятого блоков элементов ИЛИ соединены с вторыми входами соответственно одиннадцатого и тринадцатого блоков элементов И, выходы

1815651 ча

Юиа2

У7 х2

Х5

Х7

Х8

Фиг,3

Составитель Ю. Ланцов

Техред М.Моргентал

Корректор Н. Ревская

Редактор

Заказ 1637 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва. Ж-35, Раушская наб.. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород. ул.Гагарина. 101 которых соединены с первыми входами соответственно nepeoro и шестого блоков элементов ИЛИ. вторые входы которых соединены с выходами соответственно двенадцатого и четырнадцатого блоков элементов И, вторые входы которых соединены с выходами соответственно второго и третьего блоков элементов ИЛИ, выход первого блока элементов ИЛИ соединен с первым информационным входом вычитателя, второй информационный вход которого соединен с выходом шестого блока элементов

ИЛИ и вторым информационным входом сумматора. выход вычитателя соединен с

5 вторыми входами пятнадцатого и шестнадцатого блоков элементов И, выходы которых соединены с третьими и четвертыми информационными входами соответственно первого и второго блоков сдвиговых регистров.

Ж

97

Устройство для ортогонального преобразования цифровых сигналов по уолшу-адамару Устройство для ортогонального преобразования цифровых сигналов по уолшу-адамару Устройство для ортогонального преобразования цифровых сигналов по уолшу-адамару Устройство для ортогонального преобразования цифровых сигналов по уолшу-адамару 

 

Похожие патенты:

Изобретение относится к автоматике и вычислительной технике и может быть использовано в аппаратуре обработки сигналов , сжатия информации при передаче данных , для анализа и обработки звуковых и видеосигналов, для цифровой фильтрации и т.д

Изобретение относится к вычислительной технике и микроэлектронике, предназначенодля построения1 многофункциональных устройств обработки информации

Изобретение относится к вычислительной технике и может быть использовано при построении управляющих систем и систем сбора информации

Изобретение относится к вычислительной технике и может быть использовано для решения матричных линейных уравнений и исследования сетей Петри на достижимость

Изобретение относится к вычислительной технике и может быть использовано для решения матричных линейных уравнений и исследования сетей Петри на достижимость

Изобретение относится к вычислительной и измерительной технике и может быть использовано для спектрального анализа сигналов в базисе функций Уолша

Изобретение относится к вычислительной технике и может быть использовано при моделировании канала множественного доступа локальных сетей ЭВМ

Изобретение относится к вычислительной технике и может быть использовано в электронной цифровой вычислительной машине

Изобретение относится к электронным играм

Микроэвм // 2108619
Изобретение относится к области микропроцессорной техники, в частности, может применяться для реализации обмена информацией

Изобретение относится к области цифровой вычислительной техники и предназначено для обработки двух или больше компьютерных команд параллельно

Изобретение относится к области вычислительной техники и предназначено для создания высокоскоростных систем обработки больших потоков данных в реальном режиме времени

Изобретение относится к цифровым компьютерным системам и предназначено для обработки двух и более команд параллельно

Изобретение относится к вычислительной технике, точнее к построению многопроцессорных векторных ЭВМ

Изобретение относится к вычислительной технике и может найти применение в автоматизированных системах управления АСУ индустриального и специального назначения

Изобретение относится к изготовлению выкроек, в частности таких выкроек, которые должны использоваться при изготовлении предметов одежды

Изобретение относится к автоматике и вычислительной технике и может быть использовано в аппаратуре обработки образцов, сжатия информации при передаче данных, для анализа и обработки звуковых и видеосигналов, для цифровой фильтрации и т.д

Наверх