Предоконечный каскад блока управления мощным переключательным транзистором

 

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ

ВЕДОМСТВО СССР (ГОСПАТЕНТ СССР) ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 3181047/07 (22) 02.10.87 (46) 30.05.93. Бюл. hh 20 (71) Научно-исследовательский институт точных приборов (72) И. Г. Фильцер и Ю. Е. Овчинников (56) Авторское свидетельство СССР

ЬЬ 970588, кл. Н 03 К 17/60, 1980. (54) ПРЕДОКОНЕЧНЫЙ КАСКАД БЛОКА

УПРАВЛЕНИЯ МОЩНЫМ ПЕРЕКЛЮЧАТЕЛЬНЫМ ТРАНЗИСТОРОМ (57) Использование: изобретение относится к области .электротехники. Сущность изо- . бретения: в аварийной ситуации при перегрузке импульс напряжения на датчике тока

27 переключает уровень напряжения на выходе операционного усилителя 18. Дополнительный транзистор 16 в результате этого

„„ Ы„, 1818665 А1 (м)ю Н 02 М 1/08, Н 03 К 17/60 открывается, что приводит к выключениЮ третьего и первого транзисторов б, 2 и мощного переключательного транзистора 1. При этом пропадает сигнал от датчика тока 27.

Дополнительный транзистор 16 удержива- . ется в открытом состоянии до начала следующего входного импульса эа счет запоминания уровня напряжения на первом дополнительном конденсаторе 24. В момент появления следующего входного импульса кратковременно открывается дополнительный транзистор 15 и производит сброс операционного усилителя 18. При сохранении состояния перегрузки внешней цепи, появление импульса большой амплитуды на датчике тока 27 приводит к выклю- . чению мощного переключательного транзистора 1, 1 ил.

1818665

3Q

50

Предоконечный каскад может быть использован в преобразователях электрической энергии, в частности, в импульсных преобразователях напряжения, в цепях исполнительных электромагнитных устройств, в управлении бесконтактными двигателями постоянного тока. Предоконечный каскад предназначен для работы в составе бортовой аппаратуры, входящей в состав радиоэлектронных аэрокосмических комплексов, работающих в боевых условиях, в частности в процессе и после воздей ствия ионизирующих излучений ядерного взрыва, и является усовершенствованием известного устройства, описанного в авт. св..Н 970588, Н 03 К 17/60, 1980 г.

Целью изобретения является повышение надежности при работе в процессе и после ионизирующего излучения.

На чертеже представили предоконечный каскад блока управления мощным пе.рекл ючательн ым транзистором.

Предоконечный каскад содержит клеммы для подключения мощного переключательного транзистора 1, первый и второй транзисторы 2 и Зп-р-п- и р-п-р, первый резистор

4, второй резистор 5, третий резистор 6, четвертый резистор 7; пятый резистор 8 и шестой резистор 9, третий транзистор 10 р-п-р-типа, четвертый транзистор 11 и-р-итипа, первый диод 12, второй диод 13, конденсатор 14, дополнительный транзистор

15 п-р-п-типа, датчик тока 17, операционный усилитель 18, резисторы утечки 20 и 21, первый дополнительный диод 22, первый и второй дополнительные конденсаторы 23, 24, первый и второй резистивные делители 25, 16, второй дополнительный диод 27, первый дополнительный резистор 28, второй дополнительный резистор 29, третий дополнительный резистор 30 и четвертый дополнительный резистор 31. Кроме того седьмого и восьмой резисторы 32, 33 и третий диод 34.

База мощного переключательного транзистора 1 соединена с эмиттерами первого и второго транзисторов 2 и 3. Между коллектором первого транзистора 2 и первой шиной питания включен первый резистор 4.

Между коллектором второго транзистора 3 и второй шиной питания включен второй резистор 5. K базам первого и второго транзисторов 2 и 3 подсоединен анод первого диода 12. Его катод подключен к коллектору мощного переключательного транзистора 1

Эмиттер третьего транзистора 10 соединен с клеммой для подключения положительного вывода первого источника питания.

Между базой и эмиттером третьего транзистора 10 включен четвертый резистор 7 утечки. Между коллектором третьего транзистора 10 и базами первого и второго транзисторов 2 и 3 подключен пятый резистор 8. Между базами первого и второго транзисторов 2 и 3 и второй шиной питания подсоединен шестой резистор 9. K базе третьего транзистора 10 подключен анод второго диода 13, а к коллектору — анод третьего диода 34. Катоды второго и третьего диодов 13 и 34 через третий резистор 6 соединены с клеммой для подключения источника управляющего напряжения. Коллектор четвертого транзистора 11 соединен с базами первого и второго транзисторов 2 и 3, а эмиттер — с клеммой для подключения минусового вывода второго источника питания. Между базой четвертого транзистора

11 и входом устройства последовательно включенный седьмой резистор 32 и конденсатор 14. Между базой.и эмиттером четвертого транзистора 11 подключен восьмой резистор 33. Коллектор мощного переключательного транзистора 1 подключен к внешней нагрузке.

Между змиттером мощного переключательного транзистора 1 и общей шиной питания подключен датчик тока 27. Между первой шиной питания и эмиттером транзистора 1 подключен резистивный делитель

25, средний вывод которого соединен со вторым входом операционного. усилителя

18. Между первой шиной питания и общей шиной включен делитель 26, средняя точка которого соединена с первым входом операционного усилителя 18.

Между выходом и первым входом операционного усилителя 18 подключен первый дополнительный резистор 28. Катод первого дополнительного диода 22 соединен с выходом операционного усилителя 18.

Между анодом первого дополнительного диода 22 и общей шиной подключены соединенные последовательно второй дополнительный резистор 29 и первый дополнительный конденсатор 24. Между анодом первого дополнительного диода 22 и базой дополнительного транзистора 16 включен третий дополнительный резистор

30.

Эмиттер дополнительного транзистора

16 соединен с первой шиной питания, а его коллектор подключен к базе третьего транзистора 10.

Второй дополнительный конденсатор

24 подключен одной обкладкой к эмитгерам первого и второго транзисторов 2 и 3, а другой обкладкой к базе дополнительного транзистора IS. Эмиттер дополнительного транзистора 15 соединен со второй шиной питания, Коллектор дополнительного тран10

40

55 зистора 15 через четвертый дополнительный резистор 31 соединен с первой шиной питания. Катод второго дополнительного диода 27 соединен с коллектором дополнительного транзистора 15, а анод со вторым входом операционного усилителя 18. Между базой и эмиттером каждого из дополнительных транзисторов 15 и 16 подключены резисторы тепловой утечки 20 и 21 соответственно.

Рассмотрим работу устройства при отсутствии перегрузок и коротких замыканий в цепи внешней нагрузки, в нормальных условиях, На схему предоконечного каскада по отношению к эмиттеру мощного переключательного транзистора 1 подается два низковольтных напряжения питания +Е и -Е. В режиме ожидания все транзисторы схемы, кроме второго транзистора 3, закрыты. На базе мощного переключательного транзистора 1 поддерживается отрицательное запирающее напряжение вследствие действия эмиттерного повторителя, выполненного на втором транзисторе 3. Ток, потребляемый по цепям питания, в этом режиме равен тепловым токам утечки транзисторов схемы. При поступлении входного отрицательного импульса открывается третий транзистор 10. Второй и третий диоды

13 и 34 обеспечивают ненасыщенный режим открытого третьего транзистора 10. Ток коллектора третьего транзистора 10 через пятый резистор 8 и первый транзистор 2 попадает в базу мощного переключательного транзистора 1, что приводит к его открыванию. Появляется ток в цепи коллектора мощного переключательного транзистора 1 и в цепи внешней нагрузки. Первый диод 12 обеспечивает ненасыщенный режим мощного переключательного транзистора 1.

Транзистор 3 во время действия входного импульса оказывается закрытым, так как к

его переходу эмиттер-база приложено закрывающее напряжение. Передний фронт входного импульса пройдя через конденсатор 14 и седьмой резистор 32, прикладывается в виде кратковременного всплеска отрицательной полярности к базе четвертого транзистора 11, При окончании входного импульса выключается сначала третий транзистор 10, а затем первый транзистор 2 и мощный переключательный транзистор 1, Задний фронт входного импульса, пройдя через конденсатор 14 и седьмой резистор 32, вызывает кратковременное открывание четвертого транзистора 11.

Вследствие этого в рассматриваемый момент времени происходит форсированное, ускоренное выключение первого и третьего транзисторов 2 и мощного пер ключательного транзистора 1.

На переднем фронте входного импульса благодаря действию второго дополнительного конденсатора 24 кратковременно открывается дополнительный транзистор 15.

На его коллекторе формируется кратковременный отрицательный импульс с длительностью порядка 0,1 — 0,2 микросекунды, который как выключающий воздействует на операционный усилитель 18, Соотношение резисторов входящих в делители 25 и 26 выбирается таким образом, чтобы при импульсах с малой амплитудой поступающих с датчика тока 27 напряжение на выходе операционного усилителя 18 оставалось на высоком уровне. При этом дополнительный транзистор 20 оказывается в закрытом состоянии и не влияет на работу устройства.

Рассмотрим работу устройства в аварийной ситуации, при перегрузке или коротком замыкании в цепи внешней нагрузки, возникающих в процессе воздействия ионизирующих излучений ядерного взрыва.

В этом случае амплитуда импульса напряжения возникающего на датчике тока 27 оказывается достаточной для переключения уровня напряжения на выходе операционного усилителя 18. Этот уровень оказывается близким к уровню второй шины питания, поскольку выводы питания операционного усилителя подключены к первой и второй шинам питания устройства. Это приводит к открыванию дополнительного транзистора

16, и следовательно, к выключению третьего и четвертого транзисторов 6, 2, и мощного переключательного транзистора 1. При этом пропадает и сигнал постунающий от датчика тока 27. Однако вследствии действия эффекта запоминания в операционном усилителе 18 и запоминания уровня напряжения на первом дополнительном конденсаторе 24, дополнительный транзистор 16 удерживается в открытом состоянии до начала следующего входного импульса, Эф фект запоминания в операционном усилителе достигается за счет гистерезиса, который получается за счет положительной обратной связи, которая обеспечивается первым дополнительным резистором 28. В момент появления следующего входного импульса кратковременно открывается дополнительный транзистор 15 и через второй дополнительный диод 27 производит сброс операционного усилителя 18, Если в рассматриваемый момент времени сохраняется состояние короткого замыкания в цепи внешней нагрузки, та появление импульса большой амплитуды на

1818665

Составитель И.Головинова

Техред M.Mîðãåíòàë Корректор И.Муска

Редактор А.Коляда

Заказ 1940 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул.Гагарина, 101 датчике тока 27 приводит к выключению мощного переключательного транзистора 1, сжатию выходных импульсов и дальнейшему повторению описанных процессов.

После устранения перегрузки или короткого замыкания в цепи внешней нагрузки или же после окончания импульсного спецвоздействия происходит автоматическое самовосстановление работоспособности устройства.

При перегрузке или коротком замыкании происходит сжатие по длительности им пульсов на выходе, эа счет чего обеспечивается глубокий сброс тока потребляемого от источника питания. . Формула изобретения

Предоконечный каскад блока управления мощным переключательным транзистором по авт. св. hh 9 7700558888, о т л и ч а ю щ и йс я тем, что, с целью повышения надежности при работе в процессе.и после воздействия .ионизирующих излучений ядерного взрыва, введены операционный усилитель, дополнительный транзистор п-р-п-типа, дополнительный транзистор р-п-р-типа, первый и второй дополнительные диоды, датчик тока, два дополнительных конденсатора, два реэистивных делителя, четыре дополнительных резистора и два резистора тепловой уточки, при этом. датчик тока включен между эмиттером мощного переключательного транзистора и общей шиной, первый резистивный делитель включен крайними выводами между первой шиной питания и общей шиной, второй резистивный делитель включен крайними выводами между первой шиной питания и эмиттером мощного переключательного транзистора, средний вывод первого резистивного делителя соединен с

5 первым входом операционного усилителя, средний вывод второго резистивного делителя соединен с вторым входом операционного усилителя, выход операционного усилителя через первый исполнительный

10 резистор соединен с его первым входом и с катодом первого дополнительного введенного диода, анод которого через последова- тельно включенные дополнительные второй резистор и первый конденсатор соединены

15 с общей шиной. анод первого дополнительного диода через третий дополнительный резистор соединен с базой дополнительного транзистора р-п-р-типа, эмыттер которого соединен с первой шиной питания, а коллек20 тор подключен к базе третьего транзистора, база дополнительного транзистора и-р-итипа через второй дополнительный конден-. сатор соединена с эмиттерами первого и второго транзисторов, эмиттер дополни25 тельного транзистора и-р-и-типа соединен с второй шиной питания, а коллектор соединен с катодом второго дополнительного диода и через четвертый дополнительный резистор соединен с первой шиной пита30 ния, анод второго дополнительного диода подключен к второму входу операционного усилителя, при этом между базой и эмиттерами каждого из дополнительных транзисторов подключен соответствующий

35 резистор утечки.