Способ изготовления биполярных интегральных схем с поликремниевым резистором

 

Использование: изобретение относится к технологии изготовления интегральных схем. Сущность изобретения: на кремниевой подложке формируют боковую изоляцию биполярных транзисторов путем селективного окисления эпитаксиального слоя. После создания тонкого слоя диэлектрика на поверхности изолированных областей формируют область поликремниевого резистора требуемой конфигурации, пассивирующий слой над областью транзистора и резистора и контактные окна к областям транзистора и резистору. Через соответствующую маску легируют область базы транзистора и контактные области поликремниевого резистора. Затем формируют маску с окнами над областью эмиттера и резистора за исключением контактных окон к нему и последовательно легируют примесь p-типа сквозь пассивирующий слой для получения требуемой проводимости высокоомной части поликремниевого резистора, а затем примесь n-типа, которая не проникает сквозь пассивирующий слой для формирования эмиттера. После удаления маски проводят отжиг внедренных примесей. 9 ил.

Изобретение относится к области электронной техники, а более конкретно - к технологии изготовления интегральных схем, и может быть использовано для изготовления биполярных или смешанных интегральных схем на биполярных и МОП-структурах. Цель изобретения повышение выхода годных, уменьшение разброса номиналов высокоомных поликремниевых резисторов. На фиг. 1 9 показана последовательность формирования элементов предложенным способом, поперечное сечение. Предполагаемый способ осуществляется следующим образом. На поверхности кремниевой подложки p-типа проводимости 1 (фиг. 1) формируют область n+-скрытого слоя 2. На подложке выращивают эпитаксиальный слой n-типа проводимости 3. Локальным окислением этитаксиальной пленки 4 (фиг. 2) и внедрением примеси p-типа в область охранного кольца 5 формируют электрически изолированный карман в этитаксиальном слое для n-p-n транзистора, локальным внедрением и отжигом примеси n-типа формируется контакт к n+-скрытому слою 6 (фиг. 1), формируют изолирующий диэлектрический слой на полученной структуре 8 (фиг. 4), затем на поверхности изолирующего диэлектрического слоя формируют слой поликристаллического кремния 7, избирательным травлением удаляют слой поликристаллического кремния за исключением его части 9 (фиг. 5), в которой в дальнейшем формируется поликремниевый резистор, создают пассивирующий слой 10 на поверхности структуры, формируют контактные окна к области коллектора 11 (фиг. 6), базы 12, эмиттера 13 n-p-n транзистора вскрытием пассивирующего и изолирующего диэлектрического слоев и к поликремниевому резистору 14, формируют маску 15 (фиг. 7) с отверстиями над областью базы 16 и над контактными окнами к поликремниевому резистору 14, формируют область базы 16 внедрением примеси p-типа и низкоомные контакты к поликремниевому резистору 17, после удаления этой маски формируют маску 18 с отверстиями над областью эмиттера 20 и поликремниевым резистором 19 за исключением контактных окон к поликремниевому резистору 14, после чего внедряют последовательно примесь p-типа для создания требуемой концентрации легирующей примеси в слое поликристаллического кремния 19 (фиг. 8) и примесь n-типа для формирования области эмиттера 20, причем примесь n-типа проводимости внедряют с концентрацией, превосходящей концентрацию примеси p-типа в 10 200 раз в 10 200 раз, причем толщина пассивирующего слоя, средний нормальный пробег и среднеквадратичное отклонение среднего нормального пробега ионов примеси n- и p-типа связаны соотношением Rpn+ 4,2 Rpn hnac Rpp+ Rpp, где Rpn и Rpp средний нормальный пробег иона примеси соответственно n- и p-типа в пассивирующем слое; Rpn и Rpp- среднеквадратичное отклонение нормального пробега иона примеси соответственно n- и p-типа в пассивирующем слое; hпас толщина пассивирующего слоя, затем маску удаляют, проводят разгонку внедренных примесей и формируют электроды 21 (фиг. 9) в контактных окнах к областям n-p-n транзистора и к поликремниевому резистору. Пример конкретного выполнения. На кремниевую монокристаллическую подложку p-типа проводимости, например, КДБ 0,3, со скрытыми n+-слоем, легированным сурьмой, глубиной 2,5 мкм и поверхностным сопротивлением 35 Ом/, наращивают эпитаксиальный слой кремния n-типам, легированный фосфором с удельным сопротивлением 0,5 Ом см и толщиной 1,5 мкм, фоpмируют маскирующее покрытие из термически выращенной пленки двуокиси кремния и осаждаемой из газовой фазы методом расположения дихлорсилана пленки нитрида кремния. Методом фотолитографии и плазмохимического травления удаляют маскирующее покрытие вне областей интегральной схемы и термическим окислением выращивают локальный окисел толщиной 1,6 мкм. Удаляют маскирующее покрытие и формируют на поверхности структуры фоторезистивную маску с отверстием над областью экранного кольца, внедряют примесь бора в область охранного кольца, удаляют эту маску и формируют маску с отверстием над областью контакта к n+-скрытому слою, внедряют примесь n-типа в область контакта к n+-скрытому слою и проводят разгонку примеси p-типа в области охранного кольца до смыкания ее с подложкой и примеси n-типа в области контакта к n+-скрытому слою до смыкания ее с n+-скрытым слоем. Окислением полученной структуры при 1000oС в атмосфере водяного пара формируют изолирующий диэлектрический слой из двуокиси кремния толщиной 0,05 мкм. Осаждением из газовой фазы выращивают на изолирующем диэлектрическом слое слой поликристаллического кремния толщиной 0,45 мкм. С помощью фоторезистивной маски и плазмохимического травления удаляют слой поликристаллического кремния за исключением его части, используемой в дальнейшем для создания поликремниевого резистора. Создают на поверхности полученной структуры пассивирующий слой окислением структуры при 1000oС в атмосфере водяного пара до толщины пассивирующего слоя над слоем поликремния 0,25 мкм, при этом над областями n-p-n транзистора вырастает окисел толщиной 0,29 мкм. Химическим травлением двуокиси кремния через фоторезистивную маску формируют контактные окна к областям коллектора, базы, эмиттера, к поликремниевому резистору, формируют маску с отверстиями над областью базы и контактными окнами к поликремниевому резистору, внедряют примесь бора с энергией ионов 100 кэВ и концентрацией 1х1014 ион/см2, удаляют маску и проводят разгонку внедренной примеси в течение 30 мин при 1000oС в атмосфере азота. Формируют маску с отверстиями над областью эмиттера и поликремниевым резистором за исключением контактных окон к поликремниевому резистору, после чего внедряют последовательно примесь p-типа с энергией ионов 100 кэВ и концентрацией порядка 4х1013 ион/см2. Концентрация внедряемой примеси выбирается с учетом исходных параметров пленки поликристаллического кремния, полученных линейных размеров поликремниевого резистора формирования рисунка резистора и зарядовых свойств сформированного над резистором пассивирующего слоя и может варьироваться от пластины к пластине для обеспечения минимальных отклонений значений сопротивления резистора от нормы. При внедрении ионов бора с энергией 100 кэВ в двуокись кремния Rpp=0,247 мкм, Rpp0,053 мкм. Следовательно условие: hnac Rpp+ Rpp при внедрении примеси p-типа выполняется. Затем методом ионной имплантации внедряют во вскрытые области ионы фосфора с энергией 30 кэВ и концентрацией 4,06х1015 ион/см2. При внедрении ионов фосфора с энергией 30 кэВ в двуокись кремния Rpn фосфор 0,03 мкм, Rpn фосфор 0,009 мкм. Следовательно условие: Rpn+ 4,2 Rpn hnac при внедрении примеси n-типа выполняется. Концентрация внедренной примеси n-типа превосходит концентрацию примеси p-типа: в 100 раз, следовательно, требования о превышении концентрации примеси p-типа примесью n-типа в 10 200 раз выполняется. Затем удаляют маску и проводят разгонку при температуре 1000oС в атмосфере азота в течение 15 мин. Наносят методом электронно-лучевого распыления слой алюминия с добавкой кремния толщиной 0,55 мкм. Методом фотолитографии и травления в растворе азотной и ортофосфорной кислоты пленки алюминия вне контактных отверстий к элементам интегральной схемы формируются электроды к базе, эмиттеру, коллектору, поликремниевому резистору. Таким образом, предлагаемый способ изготовления биполярных интегральных схем с поликремниевым резистором в сравнении с прототипом позволяет уменьшить разброс номинала поликремниевого резистора.


Формула изобретения

Способ изготовления биполярных интегральных схем с поликремниевым резистором, включающий формирование на кремниевой подложке изолированных областей биполярных транзисторов путем селективного окисления эпитаксиального слоя, формирование тонкого слоя диэлектрика на поверхности изолированных областей, осаждение пленки поликремния и легирование ее бором, фотолитографию и травление пленки поликремния для формирования тела резистора, формирование фоторезистивной маски с окнами над областью базы транзисторов и ионное легирование бором, осаждение пассивирующего диэлектрика и вскрытие в нем контактных окон, повторное ионное легирование бором, формирование фоторезистивной маски над областью эмиттера, ионное легирование примесью n-типа для формирования эмиттера, отжиг и формирование металлизации, отличающийся тем, что, с целью повышения выхода годных путем уменьшения технологического разброса значений поликремниевых резисторов, фотолитографию и травление поликремния, осаждение пассивирующего диэлектрика и вскрытие контактных окон проводят сразу после осаждения пленки поликремния, после чего формируют фоторезистивную маску с окнами над областью базы транзисторов и низкоомными контактными областями резистора и проводят ионное легирование бором, затем формируют фоторезистивную маску с окнами над областью эмиттера и высокоомной областью резистора и последовательно проводят повторное ионное легирование бором и ионное легирование примесью n-типа, причем дозы легирования выбирают из условия, что концентрация примеси n-типа проводимости превосходит концентрацию примеси p-типа проводимости в 10 200 раз, а толщина пассивирующего слоя, средний нормальный пробег и среднеквадратичное отклонение среднего нормального пробега ионов примеси n- и p-типа проводимости связаны соотношением
Rpn+4,2Rpn hпас Rpp+Rpp,
где Rpn и Rpp средний нормальный пробег иона примеси соответственно n- и p-типа в пассивирующем слое, мкм;
Rpn и Rpp среднеквадратичное отклонение нормального пробега иона примеси соответственно n- и p-типа в пассивирующем слое, мкм;
hпас толщина пассивирующего слоя, мкм,
затем маску удаляют и проводят отжиг.

РИСУНКИ

Рисунок 1, Рисунок 2, Рисунок 3, Рисунок 4, Рисунок 5, Рисунок 6, Рисунок 7, Рисунок 8, Рисунок 9



 

Похожие патенты:

Изобретение относится к электронной технике и может быть использовано при изготовлении операционных усилителей, фильтров и др
Изобретение относится к области микроэлектроники и предназначено для изготовления больших интегральных КМОП схем, использующих в качестве межсоединений поликремниевые соли, легированные донорными примесями

Изобретение относится к полупроводниковой технике, в частности к способам производства интегральных схем и полупроводниковых приборов, и может быть использовано в производстве интегральных схем и полупроводниковых приборов различных направлений

Изобретение относится к микроэлектронике и предназначено для изготовления комплементарных МДП БИС (КМДП БИС)

Изобретение относится к технологии микроэлектроники и может быть использовано при изготовлении p-канальных МДП интегральных схем

Изобретение относится к электронной технике и может быть использовано при изготовлении интегральных схем, особенно при необходимости минимизации количества операций литографии

Изобретение относится к микроэлектронике и может быть использовано для создания ЭРПЗУ с повышенной информационной плотностью на основе МОНОП-транзисторов, в частности, перепрограммируемых инжекцией горячих носителей заряда

Изобретение относится к конструированию прецизионных интегральных поликремниевых резисторов и может быть использовано в аналоговых и аналого-цифровых интегральных схемах (ИС)

Изобретение относится к микроэлектронике, более конкретно к способам изготовления КМОП интегральных схем (ИС) базовых матричных кристаллов (БМК) с самосовмещенным поликремниевым затвором и поликремниевой или полицидной разводкой первого уровня и может быть использовано как в цифровых, так и в аналоговых и аналого-цифровых интегральных схемах с низкой себестоимостью изготовления

Изобретение относится к способу изготовления этого прибора, а именно к технологии изготовления вертикальных NPN и PNP биполярных транзисторов и комплементарных полевых транзисторов на общей подложке

Изобретение относится к способу изготовления этих приборов, а именно к технологии изготовления полевых транзисторов и вертикальных NPN биполярных транзисторов на общей подложке

Изобретение относится к полупроводниковому запоминающему устройству с выполненной в виде колонны ячейкой стираемой программируемой постоянной памяти с плавающим затвором и управляющим затвором и к способу для его изготовления
Наверх