Счетчик импульсов
Счетчик импульсов, содержащий в каждом из N разрядов многоустойчивую пересчетную схему и в каждом разряде, кроме последнего, два элемента совпадения, инверсный выход первого из которых соединен с тактовым входом многоустойчивой пересчетной схемы своего разряда, прямой выход второго элемента совпадения каждого разряда с первого по (N-2)-ой соединен с первыми входами элементов совпадения последующего разряда, первый вход первого элемента совпадения первого разряда соединен с входной шиной, отличающийся тем, что, с целью расширения функциональных возможностей путем обеспечения одновременной работы в позиционном и одновременном троичных кодах, в каждый разряд, кроме последнего, введены первый и второй элементы ИСКЛЮЧАЮЩЕЕ ИЛИ и в каждый разряд, кроме первого, - третий элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, а многоустойчивая пересчетная схема каждого разряда снабжена информационным входом и выполнена на двух D-триггерах, причем в каждом разряде информационный вход многоустойчивой пересчетной схемы соединен с D-входом первого D-триггера, прямой выход которого является первым выходом многоустойчивой схемы и соединен с D-входом второго D-триггера, прямой выход которого является вторым выходом многоустойчивой пересчетной схемы, тактовый вход которой соединен с С-входами D-триггеров, прямой и инверсный выходы первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ каждого разряда соединены с вторыми входами соответственно второго и первого элементов совпадения своего разряда, первые входы первого и второго элементов ИСКЛЮЧАЮЩЕЕ ИЛИ каждого разряда соединены соответственно с вторым и первым выходами многоустойчивой пересчетной схемы своего разряда, вторые входы - с прямым выходом третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ последующего разряда, инверсный выход третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ каждого разряда соединен с информационным входом многоустойчивой пересчетной схемы предыдущего разряда, первый и второй входы третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ каждого разряда, кроме последнего, соединены соответственно с прямым и первым выходами соответственного первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и многоустойчивой пересчетной схемы своего разряда, первый вход второго элемента совпадения первого разряда соединен с входной шиной, первый и второй входы третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ последнего разряда соединены соответственно с первым и вторым выходами многоустойчивой пересчетной схемы последнего разряда, информационный вход которой соединен с шиной питания, а тактовый вход с инверсным выходом второго элемента совпадения предыдущего разряда, первый и второй выходы многоустойчивой пересчетной схемы и прямые выходы первого и второго элементов ИСКЛЮЧАЮЩЕЕ ИЛИ каждого разряда соединены с соответствующими выходными шинами.
