Устройство для измерения частоты и периода
Изобретение относится к области информационно-измерительной и вычислительной техники и может быть использовано для обработки информации, поступающей с датчиков, имеющих частотный выход. Цель изобретения повышение быстродействия при измерении низких частот . Устройство содержит трехканальный таймер, генератор тактовой частоты, шесть триггеров, компаратор частоты, формирователь импульсов, два элемента И НЕ. шесть элементов И. четыре элемента ИЛИ, три элемента НЕ. Устройство позволяет обрабатывать информацию, поступающую с частотных датчиков, имеющих широкий диапазон выходных частотных сигналов от низких до частот больших эталонной частоты . 1 ил
< ОЕОЭ СОНГ ТСКИХ с011иллисти II ских
Р Г СГ1У Г)ЛИК (51) s G 01 R 23/10
ГОСУДАРСЕВЕЕ1ЕЮР Г1ЛЕЕ11Т11ОЕЕ,Г./1ОМСТВО СССР (ГОС11ЛЕГЕ1т СССР) ОПИСАНИЕ ИЗОБРЕТЕНИЯ,СО Ы
Oi
Ы
О
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4899197/24 (22) 03.01,91 (46) 30.06.93. Бюл, И 24 (71) Самарское специальное конструкторское бюро Научно-производственного обьединен е "Нефтехимавтоматика" (72) В.Н,Астапов (56) Авторское свидетельство СССР
М 788018, кл. G 01 R 23/02, 1987, (54) УСТРОЙСТВО ДЛЯ ИЗМЕРЕНИЯ ЧАСТОТЫ И ПЕРИОДА (57) Изобретение относится к области информационно-измерительной и вычислительной техники и может быть е
Изобретение относится к информационно-измерительной и вычислительной технике и может быть использовано для обработки информации, поступающей с датчиков, имеющих частотный выход.
Цель изобретения - повышение быстродействия при измерении низких частот.
Поставленная цель достигается тем, что устройство содержит процессор. блоки памяти программ и памяти данных (на схеме условно не указаны), трехканальный программируемый счетчик-таймер, соединенный через шину данных и шину управления с процессором (в качестве счетчика;таймера может использоваться счетчик-таймер серии К58ОВИ53), генератор тактовой частоты, выход которого подключен на счетный вход С2 второго канала таймера, на вход разрешения счета Р2 подключен выход источника питания, выход эталонной частоты
В2 подключен на счетный вход СЗ третьего канала и на входы элементов И, двэ О-триг„.,5U „„1824592 А1 использовано для обработки информации, поступяющеи с датчиков, имеющих частотный выход, Цель изобретения повышение быстродействия при измерении низких частот. Устроиство содержит трехканальный таимер, генератор тактовои частоты. шесть триггеров. компаратор частоты, формирователь импульсов, два элемента И НЕ. шесть элементов И. четыре элемента ИЛИ, три элемента НЕ. Устроиство позволяет обрабэтыВ д т ь и н ф о р м а ц и 10, и о с 1 у и э ю щ у 1о с частотных датчиков, имеющих широкий диапазон выходных частотных сигналов - от низких до частот больших эталонной частоты. 1 ил. гера, двэ RS-триггера, компаратор частоты, два триггера Шмитта, входной формирователь импульсов, два блока укорочения импульсов, выходы которых подключены через шину управления на входы процессора
1NT1 и 1NT2 (векторы прерывания), два элемента И-НЕ, шесть элементов И, четыре элемента ИЛИ, три инвертора.
Сопоставительный анализ с прототипом показывает, что заявляемое устройство отличается наличием новых блоков третьего счетчика в составе трехканального программируемого счетчика-таймера, двух D-триггеров и одного RS-триггера, компаратора частоты, блоков укорочения импульсов, трех элементов ИЛИ. двух элементов И-НЕ, трех инверторов и новыми связями.
На чертеже приведена принципиальная схема устройства.
Устройство (фиг.1) содержит трехканальный таймер 1. генератор 2 тактовой частоты, выход которого подключен на
1821592 счетный вход С2 второго канала таймера, на вход разрешение счета Р2 rfop! f:nfo«ef< источник питания <Л,. выход второго канала В2 подкл<очен на счетный вход С3 третье о канала, 0-Триггер 3, компаратор частоть, 4, входной формирователь импульсов 5, Lnнвертор 6, второй D-триггер 7, два элемен а
И -НЕ 8 9, элемент И 10, элемент ИЛИ 11, первый RS-триггер 12, выход формирователя 5 подключен на первый вход компаратора частоты 4. нл вход элемсч<та НЕ 6, на первый вход элемента И-НЕ 8, на счетный вход С1 первого канала таймера 1, на первые входы элементов И 16, и 21. в<,)ход элеМенТс) 6 ПОДК )f0 IBII flл С <РTfl l(1 f)XOÄ
0-<риггера 7, прямои выход которого подкл<очен на второй вход ".лементл 8, выход элемента 8 подключен иа первый и второй входы элемента 9, выход anefnot-
13, эле«ент И I. второй Б8-триггер !5, пр(1чем инвеРсный выхоД (РИ<(еР<1 12 поДключен на вход блокл !3, выход которого подключен i<3 первый Põoä элемента ИЛИ
",3 и через шину упр,)вл< I ВХОД Р < f )Ppf)0f О I(
MОЙ BхОД T РиГГс Рс< 3, il Ð51(<<ОЙ вhlход "Pиf Г(.!тл 3 подключен иа рлзрешл)ощий вход Р3 таймера 1, а иииерсн<<и L)blход подключеl! н3 информ3ционньlи лхОД TpиГ< ера 3 и flл вхОД блока 15 укорочения импульсoa, выход с Когорого через эле<иент ИЛИ 25 подк))ючеff f<л инверсныи вход Uroj>olo (. i Tpf 1NT1 процессор",, второи выход!(0 16 подкл<очен, л прямпи вход тр <а первый вход элемента ИЛИ 11, выход эг)емеита 14 подкг)ючеH иа инверсный вход триггера 3, элемент И 16. григгер Шмитта 17, элементы И !8 и 19 второй триггер Шмитта 20, элемент И 21..злемеит ИЛИ 22, элемент ИЛИ 23, двл злеме<па НЕ 24, 25, выход В1 таймера <ерез элел<ент НЕ 2-! под кл)очен «а второй вход элемента И 1!<, выход У 55 которого подключен иа вход триггера 19, выход которого подключен «а первый вход элемента И 1!8, на второй вход подключен выход В2 Гаймерл 1, выход элемента И 18 подключен на второй вход элемента ИЛИ 22, .<а первый вход элемента И 19 подключен через элемент НЕ 25 выход ВЗ таймера 1, а на второи вход-выход В2 таймера 1, выход элемента И 19 подключен на вход триггера 19, выход которого подключен на первый вход элемента И 21, выход элемента 21 подкл<очен на первый вход элемента ИЛИ 22, выход которого подключен на второи вход элемента ИЛИ 11, выход элемента ! 1 подключен lia инверсный вход первого RS-) риггера 12, I<;l входы триг(еров 17 и 20 подкл<очены конд(.нсаторы C l, С2, а на вход инвертора 6 резистор R1, линия общего сброса подключена на входы элементов ИЛИ 11, 11. 25 с выходов которых соединена с инверг<<ыми входами триггеров 3, 12 и l7, Устройство рлбптает следующим образОм. I !j)и Бклto I! .нии пита!<ия ПО I)инии "СОрос" поступает сигнал общего сброса, ко)арыи <ерез элемента) ИЛИ !, !4 и 25 переводит триггеры 3, !2 и !7 в исходное L;0c1ояf<ие. И:) и;)М5 ти программ в счетчик второго к )lf <л;1 злгру)кается коэффициент деления тлк.овой частоты для !>Ормирова. ния эт,)лонной члстоты. В с <етчик первого и тре1ьего каналов зл< ружастся одна и га хке величинл. равнаfi количеству импульсов— N,tл. В одном слУчле э<л BPëè÷èt<3 бУДет использ )вл«л для ()лсчетл часloTbl при измерении высоких частот. При измерении низких <асто< будет использоваться только граTèé каl<àë, и длнl<351 вели <инл будет явля i t,ся точкои отсчета импульсов. I43 второй вход комплрaTOI)3 <лс) оть< 4 подлется onop-! <351 частота !-;1. Г1р51 измерении ВысокОЙ частОты I Е, I=„„ I ил первом выходе компаратора частоты 4 будет г)ог «.ескaÿ "1". При запуске устройства изл<ерени<< импульсный сигнал "Упр" поступает нл элемент И 10. который при наличии нл перс ом входе элемента 10 логической "1" проходит иа прямой вход триггера 12 и взводит его. Логическая "1" с прямого выхода поступает иа вход разрешения счета Р1 первого с <етчика таймера 1 и одновременно взводит триггер 3, логическая "1" с прямого выхода которого поступаåT на вход разрешения с<ета РЗ третьего счетчика — таймера, В этом случае счетчики первого и третьего каналов <счет«ики обратные) начинают одновременно считать импульсы эталонной частоты, поступа<ощей с выхода счетчика второго канала. и измеряе1824592 мой частоты, поступающей на первый счетчик с формирователя импульса. При достижении. например, числом в счетчике третьего канала таймера 1 значения й„д, т.е. счетчик станет равен нулю, на 5 выходе ВЗ третьего канала появится соответствующий сигнал, который одновременно с последним учтенным импульсом эталонной частоты через элемент И 19 устанавливает в единицу состояние триггер 10 Шмитта 20, который удерживается в единичном состоянии некоторое время эа счет конденсатора С1. Появившийся после этого на втором входе элемента И 21 импульс неизвестной (меньшей) частоты поступает 15 на вход счетчика первого канала и через элемент И 21, элемент ИЛИ 24 и элемент ИЛИ 11 устанавливает в нулевое состояние триггер 12, сигнал с инверсного выхода которого через элемент ИЛИ 13 сбрасывает 20 триггер 3 и поступает на вход прерывания процессора 1 NT2. В результате опрокидывания триггеров 3 и 12 на их прямых выходах будет логический "0", который запретит подсчет импульсов счетчиками первого и 25 третьего каналов. Если большей, чем эталонная, окажется измеряемая частота, то первым выработает сигнал с выхода В1 первыи канал таймера 1, который переключит триггер 17 в единич- 30 ное состояние и с появлением на входе элемента И 18 импульса эталонной частоты данный сигнал пройдет <врез элемент ИЛИ 22, элемент ИЛИ 11 и установит триггер 12 s нулевое состояние. Далее схема работает 35 по вышеописанному алгоритму. Процессор по сигналу прерывания 1NT2 отсчитывает зафиксированные числа со счетчиков первого и третьего каналов таймера 1 и вычисляет результат измерения 40 по алгоритму, приведенному в формулах (1) Ng г 1 Ех Fýò — — Тх N1 F, М2 45 где Fõ — измеряемая частота. Тх — период измеряемой частоты, N> — зафиксированное число импульсов эталонной частоты, N2 — зафиксированное число импульсов 50 измеряемой частоты. При снижении входной частоты F менее опорной Е„,(Рх < Fpp) компаратор частоты 4 переключится и логическая "1" появится на втором выходе. В этом случае 55 управляющий импульс "Ynp" поступает через элемент И 16 на прямой вход триггера 17, единичный потенциал с прямого выхода триггера 17 поступает на информационный (2) Nô 1 1эзл Итак где йээл заданное :исло, записанное в счетчик перед измерением. М„, текущее число в конце измерения. И... фактическое зафиксированное число импульсов эталоннои частоты. Fõ Ny (3) Таким образом, устройство позволяет обрабатывать информацию. поступающую с частотных датчиков, имеющих широкий диапазон выходных частотных сигналов от низких до частот больших, чем эталонная частота. В том и другом случае время обработки будет минимальным с сохранением ЗаддННОИ ТОЧНОСТИ. Формула изобретения Устройство для измерения частоты и периода, содержащее три три гера. пять элементов И, формирователь импульсов, первый элемент, ИЛИ, трехканальный тайвход триггера 7. При поступлении на счетный вход триггера 7 импульса измеряемой частоты последний взведет -,ðèããåð 7 в единичное состояние, высокий потенциал с прямого выхода разрешит пропуск импульса измеряемой частоты через элемент И- НЕ 8 и далее через элемент И- НЕ 9, который будет открыт высоким сигналом с выхода компаратора частоты 4, импульс поступив на счетный вход триггера 3 заведет его в единичное состояние, логическая "1", поступив на разрешающий вход Р3 таймера 1. дает разрешение на подсчет числа импульсов эталонной частоты. При прохождении полного периода измеряемой часто1Ь, триггер 3 вернется в исходное состояние и запретит подсчет импульсов эталонной частоты. а высокий потенциал с инверсного выхода поступает на блок 15 укорочения импульса, с выхода которого импульс поступает на вход прерывания процессора 1ЙТ1, а также через элемент ИЛИ 23 сбрасывает в исходное состояние триггер 7 и далее нулевой сигнал на информационном входе триггера 17 перепишется следующим импульсом измеряемой частоты на прямой выход трипера 7, который запретит пропуск импульсов на счетный вход триггера 3. Процессор по сигналу прерывания 1NT1 считывает число со счетчика третьего канала таймера 1 и вычисляет по алгоритму, приведенному ниже, фактическое числоимпульсов за период измеряемой частоты (2) и результата измерения частоты (3) 1824592 мер, тактовый генератор, причем выход первого элемента И соединен с единичным входом первого триггера, выход формирователя импульсов соединен с первым входом второго элемента И, выход которого соединен с единичным входом второго триггера, прямой выход которого соединен с первым входом третьего элемента И, выход которого соединен с первым входом элемента ИЛИ, второй вход которого соединен с выходом пятого элемента И, первый вход которого соединен с прямым выходом третьего триггера, единичный вход которого соединен с выходом четвертого элемент а И, выход пятого элемента И соединен с вторым входом первого элемента ИЛИ, вход измеряемой частоты устройства соединен с входом первого формирователя импульсов, о т л и ч а ю щ е е с я тем, что, с целью повышения цыстродействия, устройство содержит компаратор, три триггера, два элемента И-НЕ, три элемента НЕ, три элемента ИЛИ, шестой элемент И, причем выход первого элемента ИЛИ соединен с первым входом второго элемента ИЛИ, второй вход которого обьединен с первым входом третьего элемента ИЛИ и подключен к входу начальной установки устройства, второй вход третьего элемента ИЛИ соединен с инверсным выходом первого триггера, выход третьего элемента ИЛИ и инверсный выход четвертого триггера соединены соответственно с входом сброса и информационным входом четвертого триггера. синхровход и единичный вход которого соединены соответственно с выходом первого элемента И вЂ” НЕ и прямым выходом первого триггера, выход первого формирователя импульсов соединен с первым входом второго элемента И-НЕ и первым входом компаратора, второй вход которого соединен с входом опорной частоты устроиства, прямой выход пятого триггера соединен с вторым входом второго элемента И вЂ” HE, аыход которого соединен с входами первого элемента И вЂ” НЕ, выход четвертого элемента ИЛИ соединен с входом сброса третьего триггера, единичный вход которого соединен с выхо5 45 дом шестого элемента И. первый вход которого соединен с первым выходом компаратора. второй выход которого соединен с первым входом первого элемента И, второй вход которого соединен с вторым входом шестого элемента И и подключен к входу задания режима устройства, прямой выход третьего триггера соединен с информационным входом пятого триггера, синхровход которого соединен через первый элемент НЕ с шиной нулевого потенциала устройства, входы четвертого элемента ИЛИ соединены с входом начальной установки устройства и инверсным выходом четвертого триггера, выход первого формирователя импульсов и прямой выход первого триггера соединены соответственно со счетным входом и входом разрешения первого канала трехканального таймера, выход эталонной частоты которого через второй элемент НЕ соединен с вторым входом второго элемента И, выход тактового генератора и вход питания устройства соединены со счетным входом и входом разрешения второго трехканального канала таймера, выход эталоннои частоты которого соединен с вторыми входами третьего и четвертого элементов И, первый вход четвертого элемента И иерез третий элемент НЕ соединен с выходом эталонной частоты третьего канала трехканального таймера, вход разрешения и счетный вход которого соединены соответственно с прямым выходом четвертого триггера и выходом эталонной частоты второго канала трехканального таймера, выход второго элемента ИЛИ соединен с нулевым входом первого триггера, выход первого формирователя импульсов соединен с вторым входом пятого элемента И, группы выходов трехканального таймера являются группами информационных и управляющих выходов устройства, инверсные выходы первого и четвертого триггеров являются управляющими выходами устройства, вход первого элемента НЕ подключен к шине нулевого потенциала устройства, единичный и нулевой входы пятого триггера подключены к шине нулевого потенциала устройства. 1824592 Составитель И, Сафронова Техред М.Моргентал Корректор И. Муска Редактор Ф П оизводственно-издательский комбинат "Патент", г, Ужгород, ул.Гагарина. 101 р Заказ 2224 ° Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж-35, Раушская наб„4/5
