Устройство для вычисления функций синуса и косинуса

Авторы патента:

ЛИТВИНЕНКО ВИТАЛИЙ ВЛАДИМИРОВИЧ

ГЕРАСИМОВ РОСТИСЛАВ ПАВЛОВИЧ

ДАВЫДЕНКО АНАТОЛИЙ НИКОЛАЕВИЧ

МОХОР ВЛАДИМИР ВЛАДИМИРОВИЧ

ОЛЕНИЧ КОНСТАНТИН ИВАНОВИЧ

ПЕТРЕНКО СЕРГЕЙ СТЕПАНОВИЧ

G06F7/548 - для нахождения тригонометрических функций; для преобразования координат

Изобретение относится к вычислительной технике, в частности к устройствам для выполнения математических операций в двоичном представлении, и может быть применено в качестве спецпроцессора в комплексе с вычислительной машиной для оперативного вычисления функций у sin x; z cos x. Цель изобретения - повышение точности вычисления функций. Работу устройства можно описать, исходя из того, что для функций у sin x, z cos x справедливы следующие соотношения; y(i) 2)1 Ц z(J), x(l - J), z() I У(1) .) Предложенное уст-г1 ройство позволяет вычислить функции у « sin x, z - cos x для двоичного разрядного аргумента за один такт работы схемы с требуемой точностью. Применение его возможно при решении самого широкого круга задач, связанных с моделированием, решением задач в реальном масштабе времени, требующих высокую точность и быстродействие; Устройство содержит коммутаторы 1(1), 1(2),..1(п-1), блоки вычисления частичной суммы 2(1.1), 2(1.2)...2(m.1) (m 2n-4), преобразователи 3(1), 3(2),...3(n - 1), комбинационные сумматоры 4.1, 4 2 Зил. (Л С

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я)я G 06 F 7/548

ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ

ВЕДОМСТВО СССР (ГОСПАТЕНТ СССР) ОПИСАНИЕ ИЗОБРЕТЕНИЯ

K ABTOPCKOMY CBN4ETEJlbCTBY

Ы (21) 4942284/24 (22) 04,06;91 (46) 15.07.93. Бюл. М 26 (71) Институт проблем моделирования в энергетике АН УССР (72) В.В.Литвиненко, Р,П.герасимов, А.Н.давыденко, В.В.Мохор, К.И.Оленич и

С.С.Петренко (56) Авторское свидетельство СССР

N. 1001093, кл. 6 06 F 7/548, 19 81.

Авторское свидетельство СССР

М 1146661, кл, G 06 F 7/548, 1984.

Авторское свидетельство СССР

N . 1012249, кл. G 06 F 7/548, 1981, (54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ

ФУНКЦИЙ СИНУСА И КОСИНУСА (57) Изобретение относится к вычислительной технике, в частности к устройствам для выполнения математических операций в двоичном представлении, и может быть применено в качестве спецпроцессора в комплексе с вычислительной машиной для оперативного вычисления функций у = з!и х;

z = cos х. Цель изобретения вЂ” повышение

Изобретение относится к цифровым вычислительным машинам, в частности к устройствам для выполнения математических операций в двоичном представлении, и может быть использовано в любой отрасли народного хозяйства. где необходима реализация вычислительного процесса в реальном масштабе времени, например, для исследования быстроизменяющихся и роцессов, протекающих в сложных динамических объектах, Цель изобретения вЂ” повышение точности вычисления функций, На фиг. 1 показана блок-схема предлагаемого устройства для вычисления функ„„Я „„1827673 Al точности вычисления функций. Работу устройства можно описать, исходя из того, что для функций у - з!и х, z - сов х справедливы следующие соотношения; у(!) (вЂ” 1 /!

=Х -и .z(J) (! - J) (!)

>-о

- вЂ” - y(J).х(! - j). Предложенное уст с ройствп позволяет вычислить функции у в!и х, z =- cos х для двоичного разрядного аргумента за один такт работы схемы с требуемой точностью, Применение его возможно при решении самого широкого круга задач, связанных с моделированием, решением задач в реальном масштабе времени, требующих высокую точность и быстродействие; Устройство содержит коммутаторы

1(1), 1(2)„,1(п-1), блоки вычисления частичной суммы 2(1.1}, 2(1,2)...2(m,1) (m = 2п-4), преобразователи 3(1), 3(2),...3(n - 1), комбинационные сумматоры 4.1, 4,2, 3 ил. ций у - в!п х, z cos х; на фиг.2 показана . блок-схема блока частичной суммы на фиг. 3 вЂ” один из возможных вариантов коммутатора.

Устройство содержит коммутаторы 1(1), 1(2),...,1(!), (! - и-1), блоки вычисления частичной суммы 2(1.1(6 2(1.2)„...2(m.1), (m - 2n-4), преобразователи в дополнительный код

3(Ц, 3(2),.... 3(b), (Ь - n-1), комбинационные сумматоры 4(1), 4(2).

Блок вычисления частичной суммы. схема которого показана на фиг;2 содержит коммутатор с одним управляющим входом

8, умножители 5, сумматор 6.

1827673

Все элементы схем фиг.1 и 2 могут быть реализованы на любых известных стандартных логических элементах.

Коммутатор может быть, например, реализован п схеме приведенной на фиг, 3. где 7(1); 7(2)...„1(с), (с =- n+1) двухвходовые схемы И.

Работу устройства можно описать, исходя из того, что для функций у - в!и х и zcos х справедливы следующие соотношения:! вЂ” 1 /! у =- >, вЂ” z(j) х(! - j) !

=о

z = - g L вЂ” у()).x(l - jl

1=о

ЗО где C = 1, 2, 3„... n

20 при z(0) = 1, y(0) = 0 где x(i) вЂ” разряды аргумента у(!) и z(!) вЂ” разряды функции, Произведем анализ точности работы устройства: пусть аргумент равен

25 х = 0,01111001(2) = 0,4726362 pape

27 18

Число разрядов аргумента и = 8 у(0) = 0; z(0) = 1; у(1) = z(0) х(1) = 0;

z(1) = -у(0) х(1) = О; у(2) = z(0) х(2) + 1/2z(1) "x(1) = 1;

z(2) = -у(о) х(2) - 1/2у(1) х(1) - 0; у(3) = z(0)-х(3) + 2/Зф)-х(2) + 1/Зх(2);х(1) 1;

z(3) = -у(0) x(3) - 2/Зу(1) х(2) - 1/Зу(2) x(1) - 0 35 у(4) = z(0) х(4) + 3/42(1) x(3) + 2/4z(2) х(2)+

+ 1/4(3) х(1) = 1;

z(4) = -у(О)/х(4) - 3/4у(1) х(3) - 2/4у(2)х(2)-1/4y(3) х(1) = - 0,1 "2", у(5) = 1;

z(5) = -1; у(6) =.0,00101011 "2";

z(6) = -1,1 "2";

y(7) =-0,1 2-, z(7) = -10 "2"; у(8) = -1;

z(8) = -1,01110101 "2"

Значение функции в предлагаемом уст-, ройстве у = 0,01110101 "2" = 0,45713125 10" т.е, sin (0,4726562) = 0,45713125

z = 0,11100100 "2" = 0,890625 "10" т.е. cos(0,4726562) =- 0,890625.

В прототипе

sCn (27 ) =- 0,4414062; cos(27 )

0,98453125;

Точное значение функции

sin(0.47265625) =- 0,455253; sin(27 )=-0,45407959;

cos(0,47265625) = 0,890362; сos(27 ) =

=0,891006531; . Относительная погрешность предлагаемого устройства

0,45713125 - 0,455253 04125 10-г.

0,455253

Д 0,890625 0,890362 0 2951 10-з.

0,890362

Относительная погрешность прототипа при х =27

0,45407959 - 0,4414062 „„ i.

0,45407959

Л 0,89453125 -0,891006531 03 10

0,891006531

Точность вычислений в предлагаемом устройстве на порядск выше.

Рассмотрим работу устройства на конкретном примере расчета функции у = sin х, z=cos x.

Ограничимся пятью разрядами (и = 5).

Мантисса аргумента Х"2" = 0,01111 подается поразрядно на соответствующие шины входной кодовой комбинации 1, 2, 3, 4. Первый разряд, равный О, поступает на первые управляющие входы 1, 2. 3, 4-го коммутатора. На вторые управляющие входы которых поступают соответственно 1. 2, 3,4-й разряды кодовой комбинации, равные 0,1,1,1. Все коммутаторы остаются в закрытом состоянии, и на их выходах установится код 00.00000 (старший разряд вЂ” знаковый). С выхода первого коммутатора код 00.00000 поступает на вход первого преобразователя в дополнительный код, остается неизменным и далее поступает на вход третьей разрядной дискреты второго комбинационного сумматора, со сдвигом на два разряда, и, одновременно подается на входы разрядной дискреты блоков частичной суммы первой группы. На информационный вход перBoro блока частичной суммы подана двоичная константа 0,01010, на вход частичной суммы поступает третий разряд входной кодовой комбинации, равный 1, на управляющий вход вЂ” первый разряд кодовой комбинации, равный О, На выходе первого блока частичной суммы первой группы устанавливается код 01.00000. На информационный вход второго блока частичной суммы первой группы подана константа 0,10000. На вход частичной суммы поступает четвертый разряд входной кодовой комбинации, равный 1, на управляющий вход- второй разряд, равный

На выходе второго бло » частичной суммы первой группы оГ>раэуе1сч результат 01.00000. На ин«)р ., . и. нный

1827673 вход третьего блока частичной суммы первой группы подана константа 0,10011. На вход частичной суммы поступает пятый разряд входной кодовой комбинации, равный

1, на управляющий вход вЂ” третий разряд, равный 1. На выходе. третьего блока частичной суммы первой группы образуется результат 01.00000. На информационный вход первого блока частичной суммы четвертой труппы константа 0,01010, на вход частичной суммы поступает код с выхода второго коммутатора, на вход разрядной дискреты поступает второй разряд входной кодовой комбинации, равный 1, на управляющий вход вЂ” первый разряд входной кодовой комбинации, равный 0. На выходе данного блока частичной суммы вырабатывается результат, равный 00.00000. На информационный вход второго блока частичной суммы

10 четвертой группы подана константа 20

0,10000. На вход частичной суммы поступа-. ет результат с третьего коммутатора, на управляющий вход и вход разрядной дискреты поступает второй разряд входной кодовой комбинации, равный 1. На выходе блока образуется результат, равный

00.10000. На информационный вход третьего блока частичной суммы четвертой группы подана константа 0,10011. На вход частичной суммы поступает результат с четвертого коммутатора, на вход разрядной дискреты поступает второй разряд входной кодовой комбинации, равный 1, на управляющий вход вЂ” третий разряд входной кодовой комбинации, равный 1. На выходе третьего блока частичной. суммы четвертой группы образуется результат 00,10011. С выхода первого блока частичной, суммы первой группы результат поступает на вход четвер;той разрядной дискреты первого комбинационного сумматора, со сдвигом на три разряда

0Î,09100, и, одновременно поступает на 45 вход разрядной дискреты блоков частичной суммы пятой группы. Результат, равный

00.0000, с выхода первого блока частичной суммы четвертой группы поступает на вход второго преобразователя а дополнительный код, остается неизменным и поступает на вход четвертой разрядной дискреты второго комбинационного сумматора, со сдвигом на три разряда вправо и, одновременно на входы разрядной дискреты блоков частичной суммы второй группы, На информационный вход первого блока частичной суммы второй группы подана константа

0,01000, на вход частичной суммы поступает код с выхода второго блока частичной суммы первой группы 01,0000, на управляющий вход вЂ” первый разряд входной кодовой комбинации, равный О. Ка выходе первого блока частичной суммы второй группы образуется результат 01.00000. На информационный вход второго блока частичной суммы второй группы подана константа 0,01 100, на вход частичной суммы поступает код с выхода третьего блока частичной суммы первой группы, на управляющий вход второй разряд входной кодовой комбинации, равный 1, На выходе второго блока частичной суммы второй группы образуется результат 01.00000. Результат с выхода первого блока частичной суммы второй группы поступает на вход пятой дискреты первото комбинационного сумматора со сдвигом на четыре разряда вправо 00.00001 и, одновременно на вход разрядной дискреты первого блока частичной суммы шестой группы, На информационный вход первого блока частичной суммы пятой группы подана константа 0,01000, на вход частичной суммы поступает код ОО, f 0000 с выхода второго блока частичной суммы четвертой группы, на вход разрядной дискреты код

01,00000, на управляющий вход вЂ” первый разряд входной кодовой комбинации, равный О. На выходе первого блока частичной суммы пятой группа образуется код

00.10000. На информационнь, и вход второго блока части- ной суммы пятой группы подана константа 0,01 f 00, на вход частичной суммы с выхода третьего блока частичной суммы поступает код 00,10011, на вход разрядной дискреты 01,00000, на управляющий вход поступает второй разряд входной кодовой комбинации, равный 1. На выходе второго блока частичной суммы пятой группы образуется результат 00.11 f 1 1. С выхода первого блока частичной суммы пятой группbl результат поступает на третий преобразователь а дополнительный код. Результат, равный 11,100000. с выхода преобразователя а дополнительный код поступает на вход пятой разрядной дискреты второго комбинационного сумматора со сдвигом на четыре разряда вправо

11.111110000 и одновременно поступает на вход разрядной дискреты первого блока частичной суммы третьей группы на информационный вход которого подана двоичная константа 0,00110, на вход частичной суммы код 01,00000 с выхода второго блока частичной суммы второй группы, на управляющий вход подан первый разряд входной кодовой комбинации, равный О. На выходе первого блока частичной суммы третьей группы образуется результат, равный 01,00000, который поступает на вход шестой разрядной . дискреты первого комбинационного сумматора со сдвигом на пять разрядаа апоаао

00,00001. Иа информационный акад перво1827673

25 дискреты код единицы 1,00000, второй код 30

50 го блока частичной суммы шестой группы подана константа 0.00110, на вход частичной суммы поступает результат 00,11111 с выхода второго блока частичной суммы пятой,группы, на вход разрядной дискреты

01,00000, на управляющий вход поступает первый разряд входной кодовой комбинации, равный О. На выходе первого блока частичной суммы шестой группы образуется результат 00,11111, который поступает на вход четвертого преобразователя в дополнительный код. С выхода четвертого преобразователя в дополнительный код результат, равный 11,00001 поступает на вход шестой разрядной дискреты второго комбинационного сумматора со сдвигом на пять разрядов вправо 11, t1111000001. На входы разрядных дискрет первого комбинационного сумматора также поступают первый код. нуля, .второй-первый разряд входной кодовой комбинации со сдвигом на один разряд 0,0, третьей вЂ” второй разряд входной кодовой комбинации со сдвигом на два разряда 0,0 t. На выходе nepeoro комби-. национного сумматора формируется окончательный результат у - 0,01111, На входы разрядных дискрет второго комбинационного сумматора кроме вышеперечисленных также поступают; на вход первой разрядной нуля. На.его выходе формируется окончательный результат = 0,1111000001.

Изобретение было создано в порядке выполнения НИР по теме "Разряд" по плану

Президиума АН УССР.

Ожидаемый экономический эффект от использования изобретения составит

1197,37 руб/год.

Формула изобретения

Устройство для вычисления функций синуса и косинуса, содержащее два коммутатора, (n-1)/?, где n вЂ” разрядность входного аргумента, преобразователей в дополнительный код, о тл ича юще еся тем,что, с целью повышения точности, в него введены и-3 коммутатора, (и-1)/2 преобразователя в дополнительный код, 2п-4 группы блоков вычисления частичной суммы, два комбинационных сумматора, причем первые управляющие входы коммутаторов являютса входами первого разряда кодовой комбинации устройства, вторые управляющие входы I-ro (где I = 1,2...,n-1) коммутаторов являются входами соответственно I-ro разряда кодовой комбинации устройства, информационный вход i-ro коммутатора соединен с входом двоичной соответствующей константы устройства, выход первого коммутатора соединен с входом первого преобразователя в дополнительный код. выход которого соединен с входами разрядной дискреты блоков вычисления частичной суммы первой группы, состоящей из (n-2)х

5 элементов, входы частичной суммы j-го (где.

J-1,2,...,,n-2) блока вычисления частичной суммы первой группы являются соответст венно входами О+2)го разряда кодовой комбинации устройства, информационные входы к-х блоков вычисления частичной сум- . мы J-й,и (J+n-ô-1 групп соединены с входом -. константы устройства, равной К/{K+j+1), (где К - 1,...,(п+1)), управляющие входы к-х блоков вычисления частичной суммы j-й и

5 (j+n-2)й группы являются входами К-ro разряда кодовой. комбинации устройства, выход {)+1)го коммутатора соединен с входами частичной суммы j-го блока частичной сум мы (и-1)й группы. входы разрядной дискре0 ты которых соединены с входом второго разряда кодовой комбинации устройства, . выход I-го разряда первого блока вычисления частичной суммы 1-й группы соединен с... входом (!+3)й разрядной дискреты (!+2)го разряда первого комбинационного сумма= тора и с входами разрядной дискреты блоков вычисления частичной суммы (I+n-1.)й группы, выход 1-го блока частичной суммы

i-й группы соединен с входом частичной суммы (И)го блока частичной суммы {1+1)й. группы, где (I = 2,... n-Й), выход первого блока вычисления частичной суммы (и-2)-й соединен с входом (п+1)й разрядной дискреты п-го разряда первого комбинационного сумматора, выход.первото блока вычисления частичной суммы (I+n-2)й- группы соединен с входом j-го преобразователя в дополнительный код, который соединен с входом 0+2)го разряда (I + 3)й разрядной дискреты второго комбинационного суммато-. ра и с входами разрядной дискреты блоков вычисления частичной суммы(1+1)-й группы, . выход I го блока частичной суммы (I+n-2}-й группы соединен с входом частичной суммы

45 (1-1)-ro блока частичной суммы (I+n-1}-й группы, выход первого блока вычисления частичной суммы (2n-4)-й группы соединен с входом (п-1)-го преобразователя в дополйительный код, выход (n-1)-ro преобразователя в дополнительный код соединен с входом и-го разряда {и+1)-й разрядной дискреты второго комбинационного сумматора. входы первой и второй разрядных дискрет второго комбинационного сумматора соединен

55 с входом логического нуля, входы второй, третьей разрядных дискрет первого комбинационного сумматора являются входом соответственно первого и второго разрядов кодовой комбинации устройства, на вход первой разрядной дискреты второго комби3827613 национного сумматора подан код логической единицы устройства. при этом блока вычисления частичной суммы содержит коммутатор, умножитель, сумматор, управляющий вход коммутатора блока соединен с управляющим входом блока вычисления частичной суммы, информационный вход коммутатора блока соединен с входом разрядной дискреты блока вычисления частичной суммы, выход коммутатора блока соединен с первым информационным входом умножителя, второй информационный вход которого является информационным входом блока вычисления частичной суммы, 5 выход умножителя соединен с первым входом сумматора. второй вход которого является входом частичной суммы блока вычисления частичной суммы, выход сумматора является выходом блока вычисления

10 частичной суммы.

1827673

Составитель Л.Литвиненко

Техред M.Moðãåíòàë Корректор H.Kåøåëÿ

Редактор

Производственно-издательский комбинат "Патент", r. Ужгород, ул.Гагарина, 101

Заказ 2359 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж 35, Раушская наб., 4/5

Устройство для вычисления функций синуса и косинуса

Похожие патенты:

Преобразователь координат // 1784976

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в геодезических системах для преобразования пространственных координат

Устройство для поворота вектора // 1783524

Изобретение относится к вычислительной технике и другим областям, связанным с необходимостью преобразования координат сигнала, например в устройствах регулирования фазы

Устройство для вычисления функций // 1755650

Изобретение относится к вычислительной технике и может быть использовано в арифметических устройствах для вычисления трансцедентных функций в цифровых моделирующих, управляющих и вычислительных системах как общего, так и специального назначения

Преобразователь кода азимута // 1755276

Изобретение относится к вычислительной технике и предназначено для использования в устройствах отображения информации метеорадиолокатора в качестве преобразователя двоичного усеченного 25 кода азимута антенны в число-импульсный код (сигналы нулевого азимута и единичного приращения азимута) и азимутальные импульсы 90°, 45°, 30°, 10° и 5°

Устройство для вычисления функции арктангенса отношения // 1751750

Изобретение относится к цифровой вычислительной технике и может быть использовано при построении цифровых вычислительных машин специального назначения , в частности для вычисления спектра фаз по комплексным коэффициентам Фурье

Устройство для преобразования координат // 1746380

Изобретение относится к автоматике и вычислительной технике и может быть использовано в специализированных вычислительных средствах, информационно-измерительных системах и в радиоэлектронных устройствах

Преобразователь полярных координат // 1742817

Изобретение относится к вычислительной технике, предназначено для формирования кодов прямоугольных координат круговой развертки с программируемыми началом и длиной и кодов прямоугольных координат знакомест символов с программируемыми размерами и может быть использовано при построении функционально ориентированного процессора управления векторным или растровым электронно-лучевым индикатором устройства отображения информации сложной информационной системы типа метеорадиолокатора

Преобразователь координат // 1742816

Изобретение относится к области вычислительной техники и может быть использовано в геодезических трилатерационных системах для преобразования пространственных координат и является усовершенствованием устройства по авт.св

Устройство для вычисления гиперболических функций у = @ и у = с @ // 1735845

Изобретение относится к вычислительной технике, в частности к устройствам для выполнения математи-ческих операций в двоичном представлении , и может быть применено в качестве спецпроцессора в комплексе с .вычислительной машиной для оперативного вычисления гиперболических функций у shx и z

Устройство для вычисления тангенса // 1734091

Изобретение относится к вычислительной технике и может найти применение в телеметрических информационно-измерительных системах и вычислительно-управляющих комплексах

Адаптивное устройство вычисления прямых тригонометрических функций // 2326427

Изобретение относится к автоматике и информационно-вычислительной технике и может быть использовано для расчета прямых тригонометрических функций

Устройство для преобразования координат // 2007749

Изобретение относится к вычислительной технике, а именно к устройствам преобразования координат, и может быть использовано в специализированных вычислителях при преобразовании адресов телевизионного дисплея

Устройство для вычисления быстрых геометрических преобразований // 2020557

Изобретение относится к вычислительной технике, системам технического зрения, тренажерам различного назначения, а также может быть использовано в телевизионной технике

Устройство для вычисления матрицы направляющих косинусов // 2037192

Изобретение относится к вычислительной технике и может быть использовано при моделировании динамики и управления полетами летательных аппаратов

Устройство обработки информации комплексной измерительной системы // 1837283

Нейровычислитель // 2553098

Изобретение относится к вычислительной технике и может быть использовано при создании бесплатформенных инерциальных систем, входящих с состав систем автоматического управления высокоманевренными судами, объектами авиационной техники, изделиями ракетно-космической техники и космическими аппаратами в частности, а также мобильными робототехническими комплексами, особенностью которых является обеспечение работоспособности в экстремальных условиях. Техническим результатом является повышение быстродействия матричных вычислений. Устройство содержит блок микропрограммного управления, два блока матричных нейропроцессоров, операционное устройство, матричное запоминающее устройство, источник вторичного электропитания, блок связи, запоминающее устройство санкционированного доступа, датчик внешнего воздействия. 22 з.п. ф-лы, 20 ил.

Устройство для вычисления функции arctg(y/x) // 2595486

Изобретение относится к области вычислительной техники и может быть применено в специализированных ЭВМ, использующих двоичную систему счисления с целочисленным форматом представления исходных данных. Техническим результатом является обеспечение возможности вычисления аргумента комплексных чисел. Устройство содержит блок управления, накопительные сдвиговые регистры, регистр записи, сдвиговые регистры, шифратор, элементы И, сумматоры-вычитатели, логико-коммутационный блок. 2 ил.

Устройство определения углов пространственной ориентации летательного аппарата // 2602342

Изобретение относится к вычислительной технике и может быть использовано на борту летательного аппарата, а также при моделировании динамики и управлении полетами летательных аппаратов. Технический результат - увеличение точности определения углов пространственной ориентации летательных аппаратов. Устройство определения углов пространственной ориентации летательного аппарата, содержащее блок датчиков угловых скоростей и блок интегрирования матрицы направляющих косинусов, дополнительно включает в себя шесть блоков возведения в квадрат, два умножителя, пять сумматоров, четыре делителя, три устройства извлечения квадратного корня, три инвертора и три блока определения арккосинуса, соединенных между собой таким образом, чтобы по сигналам с блока интегрирования матрицы направляющих косинусов обеспечить определение углов крена, тангажа и рыскания. Для определения углов пространственной ориентации предлагаемое устройство реализует использование максимально возможного числа элементов матрицы направляющих косинусов, в результате чего, выполняя прямые многократные измерения с учетом случайных погрешностей, применяя усреднение полученных значений по N измерениям, уменьшает дисперсию оценки сигнала в N раз. 1 ил.

Устройство для вычисления тригонометрических функций // 2614931

Изобретение относится к области вычислительной техники, в частности, к специализированным вычислителям. Технический результат заключается в снятии ограничений на аргумент вычисляемых функций в диапазоне от 0 до +∞. Технический результат достигается за счет устройства для вычисления тригонометрических функций, которое содержит регистры синуса и косинуса, регистры приращений этих же величин, двух преобразователей прямого кода в дополнительный, связанных, кроме связей между этими блоками, еще и с генератором тактовых импульсов, блоком памяти и счетчиком аргумента. 1 ил.

Устройство для вычисления функции arctg y/x // 2642385

Устройство относится к цифровой вычислительной технике и может быть использовано для ускоренного вычисления функции . Технический результат заключается в повышении точности вычисления функции . Технический результат достигается за счет устройства для вычисления функции , которое содержит регистр первого аргумента, регистр второго аргумента, первый и второй коммутаторы, сумматор, вычитатель, первый, второй, третий и четвертый блоки памяти, первый, второй и третий буферные регистры, регистр результата, блок синхронизации, блок сдвига со связями между ними. 1 ил.