Устройство для формирования сигнала ошибки цикловой синхронизации
Использование: в технике электрической связи, а именно в устройствах для формирования сигнала ошибки синхронизации. Сущность изобретения: устройство для формирования сигнала ошибки синхронизации содержит первый, второй триггеры 1, 15, конденсатор 2, общую шину 3, резисторы 4, 5.6.7, диоды 8,9,10, элементы ИЛИ-НЕ 11, 12,13, элемент И-НЕ 14. Изобретение обеспечивает повышение точности формирования сигнала ошибки цикловой синхронизации. 1 ил.
СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК (и)з Н 04 (7/04
ГОСУДАРСТВЕНЮЕ ПАТЕНТНОЕ
ВЕДОМСТВО СССР (f0CnATEHT CCCP) ОПИСАНИЕ ИЗОБРЕТЕНИЯ
К ПАТЕНТУ (21) 4808048/09 (22) 29.03,90 (46) 15.07.93. Бюл. Q 26 (71) Центральный научно-исследовательский институт связи (72) Д.А.Бурштейн и А.М.Рахман (73) Центральный научно-исследователь ский институт связи (56) АвторСкое свидетельСтво ССХР
ЬЬ 1350838, кл. Н 04 1 7/04, 1984. (54) УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ
СИГНАЛА ОШИБКИ ЦИКЛОВОЙ СИНХРОНИЗАЦИИ
Ы1 1828566 А3 (57) Использование: в технике электрической связи, а именно в устройствах для формирования сигнала ошибки синхронизации.
Сущность изобретения: устройство для формирования сигнала ошибки синхронизации содержит первый, второй триггеры 1, 15, конденсатор 2, общую шину 3; резисторы 4, 5, 6, 7, диоды 8, 9, 10, элементы ИЛИ вЂ” Н Е 11, 12, 13, элемент И-HE 14. Изобретение обеспечивает повышение точности формирования сигнала ошибки цикловой синхронизации. 1 ил.
Изобретение относится к технике электрической связи., а именно к устройствам для формирования сигнала ошибки синхронизации, и может найти применение для цикловой синхронизации передаваемой информации, Цель изобретения — повышение точности формирования сигнала ошибки цикловой синхронизации.
На чертеже изображен один из возможных вариантов предлагаемого устройства для формирования сигнала ошибки цикловой синхронизации, Устройство содержит первый триггер 1, конденсатор 2, первый вывод которого соединен с общей шиной 3. а также первый, второй, третий и четвертый резисторы 4-7.
Устройство содержит также первый, второй и третий диоды 8, 9 и 10, первый, второй и третий элементы ИЛИ вЂ” НЕ 11, 12 и
13, элемент И-НЕ 14 и второй триггер 15.
При этом первый вывод первого резистора
4, аноды первого и второго диодов 8 и 9 и катод третьего диода 10 соединены со вторым выводом конденсатора 2 и с информационным входом второго триггера 15, Прямой и инверсный выходы второго триггера 15 соединены соответственно с первым входом первого элемента ИЛИ-НЕ 11 и с первым входом элемента И вЂ” НЕ 14, выход которого соединен с катодом первого диода
8 через второй резистор 5, Второй вход элемента И-НЕ 14 соединен со вторым входом первого элемента ИЛИ-НЕ 11, с первым входом второго элемента ИЛИ-НЕ 12 и с инверсным выходом первого триггера
Прямой выход первого триггера 1 соединен с первым входом третьего элемента ИЛИНЕ 13, с другим выводом первого резистора
4 и с первым выводом третьего резистора 6.
Второй вывод третьего резистора 6 соединен с катодом второго диода 9, а выход первого элемента ИЛИ-HE11соединенчерез четверТый резистор 7 с анодом третьего диода 10. Выходы второго и третьего элементов ИЛИ-НЕ 12 и 13 соединены соответственно со входом установки "1" и со входом установки "0" nepsoro триггера 1, Информационный и тактовый входы первого триггера.1 являются соответственно информационным входом 16 устройства и тактовым входом 17 устройства. Тактовый вход второго триггера 15 является входом
18 сигнала опроса устройства. Соединенные между собой вторые входы второго и третьего элементов ИЛИ вЂ” НЕ 12 и 13 являются входам 19 сигнала ожидания импульса цикловой синхронизации устройства, а прямой выход второго триггера 15 является выходом 20 устройства.
Работа предложенного устройства для формирования сигнала ошибки цикловой синхронизации происходит следующим образом.
Со входа 19 сигнала ожидания импульса цикловой синхронизации устройства на вторые входы второго и третьего элементов
ИЛИ-НЕ 12 и 13 поступает сигнал ожидания импульса цикловой синхронизации, который представляет собой последовательность импульсов длительностью в один период сигнала тактовых импульсов, поступающих с тактового входа 17 устройства, и периодом повторения, равным периоду следования импульсов цикловой синхронизации, Когда сигнал ожидания импульса цикловой синхронизации переходит в состояниее "лог, 1", на выходах второго и третьего элементов ИЛИ вЂ” Н Е 12 и 13 формируется уровень "лог. 0", который поступает на входы установки "0" и "1" первого триггера 1.
При этом по положительному фронту сигнала тактовых импульсов, поступающего с тактового входа 17 устройства на тактовый вход первого триггера 1, в него записывается информация, подаваемая на его информационный вход с информационного входа 16 устройства. После перехода сигнала ожидания импульса цикловой синхронизации в состояние "лог, 0" на выходе второго элемента
ИЛИ-НЕ 12 или на выходе третьего элемента ИЛИ вЂ” НЕ 13 в зависимости от информации, записанной в первом триггере 1. формируется уровень "лог. 1", который поступает на вход установки "1" или вход установки "0" первого триггера 1 и будет подтверждать состояние последнего до следующего появления уровня "лог. 1" на входе
19 сигнала ожидания импульса цикловой синхронизации.
В режиме слежения за синхронизмом второй триггер 15 находится в состоянии
"лог. 1", а конденсатор 2 заряжен. Если на ожидаемой позиции циклового синхронизма вместо посылки "лог. 1", будет принята посылка "лог. 0", то первый триггер 1 установится в состояние "лог, 0" и начнется разряд конденсатора 2 через второй диод 9 и третий резистор 6, а также через первый резистор 4. Если на ожидаемой позиции синхроимпульса в информационном сигнале будет принята посылка "лог. 1", то первый триггер 1 перейдет в состояние "лог. 1" и начнется подзаряд конденсатора 2 через первый резистор 4, Если сбои синхроимпульса будут редкими, то разряд конденсатора 2 через третий резистор 6 и второй диод 9 будет компенсироваться зарядом этого конденсатора 2 через первый резистор 4, Если сбои синхроимпульса будут ча1828566 стыми или если на ожидаемой позиции синхроимпульса будет принято подряд три-четыре посылки "лог, 0", то напряжение на конденсаторе 2 упадет ниже порогового значения и по положительному фронту сигнала опроса, приходящего с входа 18 сигнала опроса устройства, второй триггер 15 установится в состояние "лог, 0", а устройство перейдет в режим поиска синхроимпульса.
Составитель Д. Бурштейн
Редактор В. Трубченко Техред М. Моргентал Корректор И. Шулла
Заказ 2371 Тираж Подписное
ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР
113035, Москва, Ж-35. Раушская наб.. 4/5
Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101
B режиме поиска синхроимпульса второй триггер 15 находится в состоянии "лог.
0", а конденсатор 2 разряжен. Если на ожидаемой позиции синхроимпульса принимается посылка "лог, 1", то первый триггер 1 переходит в состояние "лог. 1", а на выходе элемент И-НЕ 14 устанавливается уровень
"лог. 1" и начинается заряд конденсатора 2 через второй резистор 5 и первый диод 8.
При этом постоянная времени заряда составляет семь-восемь периодов следования импульсов цикловой синхронизации.
Если на ожидаемой позиции синхроимпульса будет принято подряд семь — восемь посылок "лог. 1", то заряд на конденсаторе
2 превысит пороговое значение, а второй триггер 15 по положительному фронту сигнала опроса перейдет в состояние
"лог. 1", а устройство — в режим слежения за синхрониэмом. Если в режиме поиска синхроимпульса на ожидаемой позиции синхроимпульса принята посылка лог.
0", то первый триггер 1 перейдет в состояние "лог. 0" и произойдет быстрый разряд конденсатора 2 через четвертый резистор 7 и третий диод 10 посредством первого элемента ИЛИ-НЕ 11, на первый вход которого поступает уровень "лог. 1" с инверсного выхода второго триггера 15, а на второй вход— уровень "лог. 1" с инверсного выхода первого триггера 1.
Формула изобретения
Устройство для формирования сигнала ошибки цикловой синхронизации, содержащее первый триггер, конденсатор, первый вывод которого соединен с общей шиной, а также первый, второй, третий и четвертый резисторы, о т л и ч а ю щ е е с я тем, что, с целью повышения точности формирования сигнала ошибки цикловойсинхронизации, в него введены диоды, элементы ИЛИ-НЕ, элемент И-НЕ и второй триггер, при этом первый вывод первого резистора, аноды первого и второго диодов и катод третьего диода соединены с вторым выводом конденсатора и с информационным входом второго триггера, прямой и инверсный выходы которого соединены соответственно с первым входом первого элемента ИЛИ вЂ” НЕ и с первым входом элемента И вЂ” Н Е, выход которого соединен с катодом первого диода через второй резистор, а второй вход элемента
И вЂ” НЕ соединен с вторым входом первого элемента ИЛИ-НЕ, с первым входом второго элемента ИЛИ вЂ” НЕ и с инверсным выходом первого триггера, прямой выход которого соединен с первым входом третьего элемента ИЛИ вЂ” НЕ, с другим выводом первого резистора и с первым выводом третьего резистора, второй вывод которого соединен с катодом второго диода, выход первого элемента ИЛИ вЂ” НЕ соединен через четвертый резистор с анодом третьего диода, а выходы второго и третьего элементов
ИЛИ вЂ” НЕ соединены соответственно с входами установки в "1" и "0", первого триггера, информационный и тактовый входы которого являются информационным и тактовым входами устройства, входами сигнала опроса и сигнала цикловой синхронизации которого являются соответственно тактовый вход второго триггера и соединенные между собой вторые входы второго и третьего элементов ИЛИ вЂ” НЕ.
