Устройство для восстановления информации о состоянии системы

 

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в управляющих и вычислительных системах с возможностью восстановления процесса функционирования Изобретение относится к автоматике и вычислительной технике и может быть использовано в управляющих и вычислительных системах с возможностью восстановления процесса функционирования при сбоях, а также в системах отладки сложных управляющих комплексов. Цель изобретения - расширение области применения за счет обеспечения восстановления информации о состоянии системы при сбоях. На фиг.1 приведена функциональная схема устройства: на фиг.2 - блок-схема алгоритма работы устройства; на фиг.З, 4 - временные диаграммы работы устройства (в нормальном режиме, с признаком ветвления ); на фиг.5 - временная диаграмма рабопри сбоях. Цель изобретения - расширение области применения, за счет обеспечения восстановления информации состояния системы при сбоях. Поставленная цель достигается тем, что устройство содержит память контрольных точек, память адресов, память состояний, регистр текущего адреса, регистр контрольной точки, регистр адреса программы, два счетчика адреса, мультиплексоры , демультиплексор, коммутатор, схему сравнения, триггеры управления и ошибки, элемент ИЛИ, элементы И. Сущность изобретения состоит fe реализации механизма возврата к участку программы, на котором появился сбой, с учетом реализуемого участка программы. Устройство работает в трех режимах; нормальный режим без признака ветвления, нормальный режим с признаком ветвления, режим ошибки. 6 ил. ты устройства-в режиме ошибки; на фиг.6 - схема алгоритма работы устройства. Устройство содержит (фиг.1) память 1 контрольных точек, память 2 адресов, память 3 состояний, регистры текущего адреса 4, контрольной точки 5, адреса программы 6 соответственно, первый счетчик 7 адреса, второй счетчик 8 адреса, мультиплексоры логических условий 9, данных 10, демультиплексор 11, коммутатор 12, схему сравнения 13, триггеры управления 14, ошибки 15, элемент ИЛИ 16с первого 17 по девятый 25 элементы И, вход адреса 26 с первого 27 по третий 29 входы синхронизации, вход сигнала ошибки 30, вход данных 31, вход логических условий 32, выходы данных 33.1-33.п. выход контрольной точки 34, выход прерыW Ё СО ч hO О hO 5

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

j ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ ВЕДОМСТВО СССР ., (ГОСПАТЕНТ СССР) (я)5 G 06 F 11/00

- : - 4631М,ОПИСАНИЕ ИЗОБРЕТЕНИЯ

6 К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4814996/24 (22) 16,04.90 (46) 30.08.93. Бюл. N 32 (71) Конструкторское бюро электроп риборостроения (72) M,À.×åðèûøoB, А.В,Бек, В.С.Харченко, Г.Н,Тимонькин, С.Н.Ткаченко и Д.С.Викторов (56) Авторское свидетельство СССР, М 983713, кл, G 06 F 11/06, 1981.

Авторское свидетельство СССР

М 1242947, кл, G 06 F 11/00, 1984. (54) УСТРОЙСТВО ДЛЯ ВОССТАНОВЛЕ; НИЯ ИНФОРМАЦИИ О СОСТОЯНИИ СИС ; ТЕМЫ (57) Изобретение относится к области авто матики и вычислительной техники и может быть использовано в управляющих и вычис, лительных системах с возможностью вос . :становления процесса функционирования

Изобретение относится к автоматике и ! вычислительной технике и может быть ис, пользовано в управляющих и вычислитель ных системах с возможностью восста, новления процесса функционирования при

1сбоях, а также в системах отладки сложных ,. управляющих комплексов.

Цель изобретения — расширение обла . :сти применения за счет-обеспечения восста, новления информации о состоянии системы : при сбоях.

На фиг.1 приведена функциональная . схема устройства; на фиг.2 — блок-схема ал- ; горитма работы устройства: на фиг.3, 4— . временныедиаграммы работы устройства(в

; :нормальном режиме, с признаком ветвления); на фиг,5 — временная диаграмма рабо, Ы,, 1837292 А1 при сбоях. Цель изобретения — расширение области применения, за счет обеспечения восстановления информации состояния системы при сбоях. Поставленная цель достигается тем, что устройство содержит память контрольных точек. память адресов, память состояний, регистр текущего адреса, регистр контрольной точки, регистр адреса программы, два счетчика адреса, мультиплексоры, демультиплексор, коммутатор, схему сравнения, триггеры управления и ошибки, элемент ИЛИ, элементы И. Сущс ность изобретения состоит Ъ реализации механизма возврата к участку программы, на котором появился сбой, с учетом реализуемого участка программы. Устройство работает в трех режимах: нормальный режим беэ признака ветвления, нормальный режим с признаком ветвления, режим ошибки.

6 ил, ты устройствами режиме ошибки; на фиг.б— схема алгоритма работы устройства.

Устройство содержит (фиг.1) память 1 контрольных точек, память 2 адресов, память 3 состояний, регистры текущего адреса

4, контрольной точки 5, адреса программы 6 соответственно, первый счетчик 7 адреса, второй счетчик 8 адреса, мультиплексоры логических условий 9, данных 10, демультиплексор 11, коммутатор 12, схему сравнения 13, триггеры управления 14, ошибки 15, элемент ИЛИ 16 с первого 17 по девятый 25 элементы И, вход адреса 26 с первого 27 по третий 29 входы синхронизации, вход сигнала ошибки 30, вход данных 31, вход логических условий 32, выходы данных 33.1 — 33,п, выход контрольной точки 34, выход преры1837292 вания 35. выход 36 адреса, выход 37 поля адреса контрольной точки, выход 36 поля текущего адреса, выход поля логического условия 39, выход поля начального адреса

40, выход метки 41, выход поля начального адреса 42 и выход метки 43.

Принцип действия устройства состоит в следующем (cM. фиг.6), При отсутствии сигнала от системы.об ошибке устройство избирательно записывает данные от источников системы в ячейки памяти 3. Если система выдает в устройство сигнал о наличии ошибки, то на линейном участке программы устройство считывает данные из памяти 3 и осуществляет возврат на предыдущую контрольную точку (КТ), На участке программы, где необходимо ветвление системы осуществляет возврат на предыдущую

КТ с помощью регистра адреса программы.

В процессе работы память 1 выдает адреса, которые используются для извлечения иэ памяти 2 адреса ячейки памяти 3, в которых необходимо сменить информацию.

Перед началом работы устройство находится в исходном состоянии. Начальное состояние характеризуется следующим; регистры 4 — 6 и счетчики 7 — 8 обнулены, триггеры 14 — 15 находятся в нулевом состоянии, на выходе 37 — адрес первой КТ, на выходе

38- адрес второй КТ, на выходе 39 — текущее логическое состояние, на выходе 40— начальный адрес, все остальные выходы в нулевом состоянии (цепи установки исходного состояния на фиг.1 условно не показаны).

Устройство работает в трех режимах; нормальный режим, без признака ветвления, нормальный режим с признаком ветвления, режим ошибки.

Нормальный режим без признака ветвления (см, фиг,1, 2, 3). Адрес первой КТ поступает на регистр текущего адреса 4 и записывает в него текущий адрес. При совпадении этого адреса с адресом, находящимся на выходе 37 памяти 1, схема сравнения установится в единичное состояние, Тем самым откроются элементы И 1820 и разрешат прохождение тактовых импульсов с входа синхронизации 28 на входы синхронизации счетчика адреса 7, регистра 5 и регистра адреса программы 6.

Одновременно в регистр адреса программы 6.записывается текущий адрес из регистра текущего адреса 4, в регистр 5 записывается адрес следующей КТ с выхода текущего адреса 38 памяти 1 триггер управления 14 через элементы И 20 и ИЛИ

16 тактовых импульсов устанавливается в единичное состояние, в счетчик адреса 7 с выхода начального адреса 40 памяти 1 записывается начальный адрес текущей КТ.

При записи в регистр 5 адреса следующей КТ с выхода текущего адреса 38 памяти

5 1, на всех ее выходах устанавливаются все атрибуты, характерные для КТ, записанной по адресу, хранящемуся в регистре 5. После установки триггера управления 14 в единичное состояние открывается элемент И 21 и

"0 И 23, разрешая прохождение тактовых импульсов с входа синхронизации 29 на счетный вход счетчика адреса 7 (тем самым модифицируется начальный адрес) и на вход записи памяти 3. С выхода 34 в систему

15 поступает информация о начале считывания адресов ячеек памяти для данной КТ. Адреса, записываемые в счетчик, вызывают из памяти 2 адреса ячеек памяти 3, в которых необходимо сменить информацию, и эти адреса подаются на адресный вход мультиплексора данных 10, тем самым подключая необходимые источники данных на вход памяти 3, а также через коммутатор 12 на адресный вход памяти 3, В памяти 3 записываются данные. Считывание команд из памяти адресов 2 производится до тех пор, пока не будет считана последняя команда для данной КТ, в поле которой находится метка. Метка с выхода 43 памяти

30 адресов 2 закрывает элемент И 21 и открывает элемент И 22. Открытый элемент И 22 разрешает прохождение тактовых импульсов с входа синхронизации 29 на счетный вход триггера управления 14 через элемент

35 ИЛИ 16 и устанавливает его в нулевое состояние, Нулевое состояние триггера разрешает прохождение тактовых импульсов с входа синхронизации 27 на вход синхронизации регистра текущего адреса 4 и запрещает

40 прохождение тактовых импульсов на счетный вход триггера управления 14. Далее в регистр текущего адреса 4 записывается следующий адрес программы и цикл повторяется. По окончании копирования, когда

45 триггер управления устанавливается в нуль, с выхода 34 будет выдан сигнал в систему о конце копирования, Нормальный режим работы с признаком ветвления (см. фиг.1, 2, 4) отличается от режима работы, описанного

50 выше. тем. что в команде, хранящейся в памяти 1, содержится метка. При этом с выхода метки 41 памяти 1 единичный сигнал запретит запись текущего адреса в регистр адреса программы 6 и запись начального адреса 6 счетчик адреса памяти 7. При смене адреса в регистре текущего адреса 4 устройство работает как и в первом режиме, При появлении на выходе 39 кода логического условия осуществляется модификация младшего разряда адреса, если логическое

1837292

10

,условие равно 0 (1), то осуществляется обра|щение к четной (нечетной) ячейке после за, писи адреса в регистр 5, Режим ошибки (см. фиг.1, 2, 5), При по ступлении с входа ошибки 30 сигнала об ошибке из системы откроется элемент И 24, тем самым разрешается проход тактовых импульсов с входа синхронизации 29 на вход синхронизации триггера ошибки 15.

Сигнал ошибки поступает на вход установки в единицу триггера ошибки 15 и по тактовому импульсу он установится в единичное состояние, при этом откроется элемент И 25 и в систему будет выдан сигнал о начале считывания данных из памяти 3. Через открытый элемент И 25 тактовые импульсы с входа синхронизации 29 пойдут на счетный вход счетчика адреса 8. который имеет емкость, равную количеству ячеек памяти в памяти 3. Счетчик 8 формирует адреса ячеек памяти 3 и подает их через коммутатор 12, который переключен единичным состоянием триггера ошибки 8 на адресный вход памяти 3. Одновременно эти же адреса поступают на адресный вход демультиплексора 11 и данные из памяти 3 поступают в систему. Производится считывание всех ячеек памяти 3. Считывание продолжается ! до переполнения счетчика адреса 8.

При переполнении счетчик адреса 8 вы аст на R-вход триггера ошибки 15 единичный сигнал, который установит его по т актовым импульсам 29 в нулевое состоя ние. При этом с выхода ошибки 35 будет

-выдан в систему сигнал о конце копироваия данных из памяти 3. Нулевое состояние риггера ошибки 15 обеспечит блокировку лемент И 25, Далее система запрашивает дрес, хранящийся в регистре адреса прораммы 6 и возвращает программу на этот дрес. Работа устройства после возврата налогична предыдущим режимам.

Таким образом, предлагаемое устройтво реализует процедуру избирательного опирования источников информации, опиывающих состояние системы с учетом конретного участка программы.

Формула изобретения

Устройство для восстановления инфорации о состоянии системы, содержащее амять контрольных точек, регистр текущео адреса, регистр контрольной точки, реистр адреса программы, первый счетчик дреса, мультиплексор логических условий, оммутатор, схему сравнения, триггер упавления, триггер ошибки, элемент ИЛИ, с ервого по девятый элементы И, причем

ыход поля адреса контрольных точек памяи соединен с первым входом схемы срав20

55 нения, выход поля логических условий памяти контрольных точек соединен с адресным входом мультиплексора логических условий, вход логических условий устройства соединен с информационным входом мультиплексора логических условий, о т л ич а ю щ е е с я тем, что, с целью расширения области применения, путем восстановления информации о состоянии системы при сбоях, оно дополнительно содержит память адресов, память состояний, мультиплексор данных, второй счетчик адреса, демультиплексор, причем вход адреса устройства соединен с информационным входом регистра текущего адреса, выход которого соединен с вторым входом схемы сравнения и информационным входом регистра адреса программы, выход которого является выходом адреса устройства, выход поля текущего. адреса памяти контрольных точек соединен с информационным входом регистра контрольной точки, выход которого соединен с адресным входом памяти контрольных точек, выход одного из разрядов поля текущего адреса памяти контрольных точек соединен с одним из разрядов информационного входа мультиплексора логических условий, выход которого соединен с одним из разрядов информационного входа регистра контрольной точки, выход поля начального адреса памяти адресов соединен с пеовым информационным входом коммутатора и адресным входом мультиплексора данных, вход данных устройства соединен с информационным входом мультиплексора данных, выход которого соединен с информационным входом памяти состояний, выход второго счетчика адреса соединен с вторым информационным входом коммутатора и с адресным входом демультиплексора, выход которого является выходом данных устройства, прямой выход триггера управления является выходом контрольной точки устройства. первый вход первого элемента

И соединен с первым входом синхронизации устройства, второй вход первого элемента И соединен с инверсным выходом триггера управления, выход первого элемента И соединен с входом синхронизации регистра текущего адреса, первый вход второго элемента и соединен с вторым входом синхронизации устройства, второй вход второго элемента И соединен с инверсным выходом триггера управления, третий вход второго элемента И соединен с выходом схемы сравнения, выход второго элемента И соединен с входом синхронизации регистра контрольной точки, первый вход третьего элемента И соединен с выхо1837292 дом схемы сравнения, второй инверсный вход третьего элемента И соединен с выходом метки памяти контрольных точек, третий вход третьего элемента И соединен с входом синхронизации устройства, выход 5 третьего элемента И соединен с входом синхронизации регистра адреса программы, первый вход четвертого элемента И соединен с выходом схемы сравнения, второй вход четвертого элемента И соединен с ин- 10 версным выходом триггера управления, третий инверсный вход четвертого элемента И соединен с выходом метки памяти контрольных точек, четвертый вход четвертого элемента И соединен с вторым входом син- 15 хронизации устройства, выход четвертого элемента И соединен с входом синхронизации первого счетчика адреса, с первым входом элемента ИЛИ, первый инверсный вход пятого элемента И соединен с инверсным 20 выходом триггера управления, второй вход пятого элемента И соединен с выходом метки памяти адресов, выход пятого элемента

И соединен с счетным входом первого счетчика адресов, первый вход шестого элемен- 25 та И соединен с выходом метки памяти адресов, второй инверсный вход шестого элемента И соединен с инверсным выходом триггера управления, третий вход шестого элемента И соединен с выходом седьмого элемента И, выход шестого элемента И соединен с вторым входом элемента ИЛИ, первый вход седьмого элемента И соединен с прямым выходом триггера управления, второй вход седьмого элемента И соединен с третьим входом синхронизации устройства, выход седьмого элемента

И соединен с входом разрешения записи памяти состояний, первый вход восьмого элемента И соединен с входем ошибки устройства, второй вход восьмого элемента

И соединен с третьим входом синхронизации устройства, выход восьмого элемента И соединен с входом установки в "1" триггера ошибки, первый вход девятого элемента И соединен с третьим входом синхронизации устройства, второй вход девятого элемента И соединен с выходом триггера ошибки, выход девятого элемента И соединен со счетным входом второго счетчика адреса, вход установки в "0" триггера ошибки соединен с выходом переполнения второго счетчика адреса, выход триггера ошибки соединен с управляющим входом коммутатора и является выходом прерываний устройства.

1837292

1837292

СТ

7 фП

T

11

Кр

73 2 Г

Рб ф

5 О .)

sf

1837292

Редактор

Заказ 2866 Тираж Подписное

ВНИИПИ Государственного, комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101 1

1 3

Т

1$

CT

ЮМ и

24

00l

Ы

Составитель А. Сошнин

Техред M.Mîðãåíòàë Корректор О. Густи