Способ прямого микропроцессорного управления тиристорным преобразователем и устройство для его осуществления
Изобретение относится к электротехнике . Цель изобретения-улучшение регулировочной характеристики тиристорного преобразователя путем ее линеаризации системой прямого микропроцессорного управления . Новым в способе является то, что частоту, синхронизирующую работу таймера , формируют пропорционально модулю напряжения питающей сети. Отличительной особенностью устройства является то, что оно снабжено функциональным преобразователем , вход которого предназначен для подключения к шинам напряжения питающей сети, а выход подключен к входу синхронизации таймера. 2 с. и 3 з.п. ф-лы, 9 ил.
СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК (я)з Н 02 М 7/12
ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ
ВЕДОМСТВО СССР (ГОСПАТЕНТ СССР) СПИСАНИЕ ИЗОБРЕТЕНИЯ
К ПАТЕНТУ
Q0 (л)
СО СО ()
1Ор (21) 4942852/07 (22) 10.06.91 (46) 30.08.93. Бюл. № 32 (71) Харьковский политехнический институт
Им, В. И. Ленина (72) А,B. Кипенский, B.Ò. Долбня, E.È, Сокол и И,А, Савченко (73) А.В. Кипенский (56) Файнштейн В.Г„Файнштейн Э,Г. Микропроцессорные системы управления тиристорными электроприводами. М,, Энергоатомиздат, 1986, с, 240.
Авторское свидетельство СССР
¹ 1660116, кл. Н 02 М 7/12, 1990. (54) СПОСОБ ПРЯМОГО МИКРОПРОЦЕССОРНОГО УПРАВЛЕНИЯ ТИРИСТОРНЫМ
Изобретение относится к электротехнике и может быть использовано для управления тиристорными преобразователями.
Целью изобретения является улучшение регулировочной характеристики тиристорного преобразователя путем ее линеаризации системой прямого микропроцессорного управления, Цель достигается тем, что в способе прямого микропроцессорного управления тиристорным преобразователем, включающем запись в таймер числа, отсчет этого числа путем уменьшения его на единицу с приходом каждого тактового импульса, начиная с момента синхронизации с напряжением питающей сети, и формирование, по окончании отсчета числа, управляющих импульсов тиристорами, согласно изобретению, частоту следования тактовых импульсов формируют пропорциональной модулю напряжения питающей сети, Для получения возрастающей регулировочной
„„. Ы„„1838868 А3
ПРЕОБРАЗОВАТЕЛЕМ И УСТРОЙСТВО
ДЛЯ ЕГО ОСУЩЕСТВЛЕНИЯ (57) Изобретение относится к электротехнике. Цель изобретения — улучшение регулировочной характеристики тиристорного преобразователя путем ее линеаризации системой прямого микропроцессорного управления. Новым в способе является то, что частоту, синхронизирующую работу таймера, формируют пропорционально модулю напряжения питающей сети. Отличительной особенностью устройства является то, что оно снабжено функциональным преобразователем, вход которого предназначен для подключения к шинам напряжения питающей сети, а выход подключен к входу синхронизации таймера, 2 с. и 3 з.п. ф-лы, 9 ил, характеристики тиристорного и реобразователя, число до записи в таймер преобразуют в соответствии с выражением
F(N) = Nmax N, где Nmax — максимальное значение числа, которое может быть записано в таймер, Цель достигается также тем, что в устройство, содержащее задатчик сигналов управления, выходами подключенный к соответствующим входам таймера, а выход таймера через формирователь импульсов подключен к первому входу распределителя импульсов, выходы которого через выходные усилители подключены к соответствующим управляющим входам тиристорного преобразователя, блок связи с сетью, первый и второй входы которого подключены соответственно к выходу формирователя импульсов и к выводам для подключения питающей сети, первый и второй выходы блока связи с сетью соединены соответственно с управляющим входом таймера и со
1838868 тах устройства; на фиг. 8 — блок-схема эл алгоритма оргвиивации ввода упрвапввготв- по вторым входом распределителя импульсов, введен функциональный преобразователь модуля напряжения в частоту, включенный между выводами для подключения питающей сети и синхровходом таймера. В блок связи с сетью, содержащий компаратор, логический инвертор, два D-триггера, два логических элемента И и три логических элемента ИЛИ, введен трансформатор, вход которого является вторым входом блока связи с сетью, а. выход подключен к входам компаратора, выход которого является вторым выходом блока связи с сетью, а также подключен к первым входам первого Dтриггера и первого логического элемента И, и через логический инвертор — к первым входам второго D-триггера и второго логического элемента И, прямые выходы первого и второго В-триггеров подключены, соответственно, к первым входам первого и второго логических элементов ИЛИ, вторые входы которых объединены в общую точку и является первым входом блока связи с сетью, выходы первого и второго логических элементов ИЛИ подключены, соответственно, ко вторым входам первого и второго
В-триггеров, инверсные выходы которых подключены соответственно к входам пер вого и второго логических элементов И, выходы логических элементов И подключены ко входам третьего логического элемента
ИЛИ, выход которого является первым выходом блока связи с сетью. Распределитель импульсов выполнен в виде логических элементов.И и ЗАПРЕТ, причем первый вход логического элемента И и прямой вход логического элемента ЗАПРЕТ объединены в общу10 точку и явля!отся первым входом распределителя импульсов, второй вход логического элемента И и инверсный вход логического элемента ЗАПРЕТ объединены в общую точку и являются вторым входом распределителя импульсов, выходы логических элементов являются выходами распределиТЕЛЯ ИМПУЛЬСОВ.
Осуществление заявляемого способа прямого микропроцессорного управления тиристорным преобразователем поясняется с помощью устройства, приведенного на чертежах.
На фиг, 1 и 2 приведены фазовые (1) и регулировочные (2) характеристики устройства; на фиг. 3 — функциональная схема устройства; на фиг. 4, 5 и 6 — примеры реализации функционального преобразователя, блока связи с сетью и распределителя импульсов соответственно; на фиг. 7 — временные диаграммы напряжений на элеменro слова (УС) и начального содержимого таймера; на фиг. 9 — блок-схема специального алгоритма организации ввода УС и начального содержимого таймера, обеспечивающего возрастающую регулировочную характеристику.
Система для прямого микропроцессор-. ного управления тиристорным преобразователем (фиг. 3) содержит задатчик сигналов
"0 управления 1, программируемый таймер 2, имеющий с задатчиком 1 общую шинную организацию за счет шины адреса АВ, под.ключаемой к АО и Al, CS входам, шины травления СВ, подключаемой к RD, WR входам и шины данных DB, подключаемой в
00 — 07. входам, управляющий GATE вход таймера 2 подключен к первому выходу блока 3 связи с сетью, вход CLK синхронизации таймера 2 подключен к выходу функцио20 нального преобразователя 4, выход ВОТ таймера 2 через формирователь 5 импульсов подключен к первому входу распределителя импульсов и к первому входу блока 3 связи с сетью, второй вход которого и вход
25 функционального преобразователя 4 подключены к выводам для подключения питающей сети, второй выход блока 3 связи с сетью подключен к второму входу распределителя 6 импульсов, выходы распределите30 ля 6 импульсов через выходные усилители 7 и 8 подключены к соответствующим управляющим входам тиристорного преобразователя 9. Функциональный преобразователь 4 (фиг. 4) выполнен в виде согласующего
35 трансформатора 10, вход-которого является входом функционального преобразователя
4, выход согласующего трансформатора 10 через выделитель 11 модуля подключен к входу преобразователя 12 напряжение-час40 тота, выход которого является выходом функционального преобразователя 4. Блок 3 связи с сетью (фиг, 9) выполнен в виде согласующего трансформатора 13, вход которого является вторым входом блока 3 связи с
45 сетью, выходы согласующего трансформатора 13 подключены ко входам компаратора
14, выход которого является вторым выходом блока 3 связи с сетью, кроме того, выход компаратора 14 подключен ко входу инвер50 тора 15, 0-входу 0-триггера 16 и к первому входу логического элемента И 17, второй вход которого подключен к инверсному вы" ходу В-триггера 16, прямой выход D-тригге. ра 16 подключен к первому входу
55 логического элемента ИЛИ 18, выход которого подключен к С-входу 0-триггера 16, выход инвертора 15 подключен к 0-входу
0-vриггера l9 и к первому входулогического емента И 20, ко второму входу которого дключен инверсный выход 0-триггера 19.
1838868
2 Ов r Тти.гр ттс — sin (10 мента ЗАПРЕТ 24 объединены в общую 15 (3) (4) где А* = a(N)/ë;
N = N/Ивах, 40 (2) авах
N т- 1 = U a C A U, 50
I прямой выход D-триггера 19 подключен к первому входу логического элемента ИЛИ
21, выход которого подключен к С-входу 0триггера 19, вторые входы логических элементов ИЛИ 18 и 21 объединены в общую точку и образуют первый вход блока 3 связи с сетью, выходы логических элементов И 17 и 20 подключены к входам логического элемента ИЛИ 22, выход которого является первым выходом блока 3 связи с сетью, Распределитель 6 импульсов (фиг, 6) выполнен в виде двух логических элементов И 23 и
ЗАПРЕТ 24, первый вход логического элемента И 23 и прямой вход логического элеточку и образуют первый вход распределителя 6 импульсов, второй вход логического элемента И 23 объединен в общую точку с инвЕрсным входом логического элемента
ЗАПРЕТ 24 и они образуют второй вход распределителя 6 импульсов, выходы логических элементов ЗАПРЕТ 24 и И 23 являются вь|ходами распределителя 6 импульсов.
Способ прямого микропроцессорного управления тиристорным преобразователем заключается в том, что реализацию расчетного времени запаздывания импульса управления тиристором относительно момента перехода напряжения питающей сети через нуль осуществляют при помощи программируемого таймера, отсчетом заранее записанного s него числа N. Отсчет числа N производится путем уменьшения его на единицу с поступлением на синхровход таймера каждого тактового импульса, причем частоту следрвания тактовых импульсов форМируют пропорционально модулю напряжения питающей сети:
1ти(т) = KUm I sin И с l. (1) При этом линейному приращению числа
N будет соответствовать линейное приращение среднего значения выпрямленного напряжения,Значение Л U определяется параметрами функционального преобразователя модуля напряжения питающей сети в частоту и ограничивается частотными свойствами таймера. Минимальное значение Л U может быть определено следующим образом. При синусоидальной форме напряжения питающей сети максимальное приращение выпрямленного напряжения при уменьшении числа N на единицу будет в том случае, когда угол управления, соответствующий
35 (Ni — 1), составит(х — T7g,ãð Ос)/2, Приращение hU в этом случае определяется выражением (т+тти.гр 2с)r 2
AU = — f u sin Q, r d Q, t: (> — тти.гр 2, )/ 2 где Тти.rp — период граничного значения частоты синхронизации программируемого таймера;
И с — угловая частота напряжения питающей сети;
Ulm — амплитудное значение напряжения питающей Сети.
Фазовая характеристика устройства, представляющая собой зависимость угла управления а от числа N, загруженного в таймер, будет при этом иметь вид а <(N) = агссоз(1 — N ). лЛU
Зависимость (3) приведена на фиг. 1 (кривая 1) в относительных единицах
* 1
Ф
А1 = — агссоз(1 — 2N ), Л а максимальное значение числа N определяется как Qmax Тти.тр 0
Л0 cosec (2 где 0 вах — максимальное значение выпрямленного напряжения (й = О) Среднее значение выходного напряжения тиристорного полууправляемого выпрямителя, работающего на активно-индуктивную нагрузку, будет в этом случае определяться выражением
Разделив обе части выражения (5) на
U,„ах и выразив N через N . получим регулировочную характеристику ти ристорно го преобразователя
1838868
20
* 1
Az = — агссоз(2М вЂ” 1)
Л.30
О.а2 =- О (10) Uz* = N*
О1* = 1 — N*. (6)
Таким образом, изменяя частоту тактовых импульсов пропорционально модулю напряжения питающей сети, получают линейную убывающую характеристику тиристорного преобразователя фиг. 1 (кривая 2).
Для получения возрастающей регулировочной характеристики тактовую частоту программируемого таймера изменяют прежним образом, а число N до записи в таймер преобразуют по выражению
F(N) = Ивах — N. (7) Фаэовая характеристика в этом случае будет иметь вид
az(N) = arccos(N 1), (8)
АЛО в или в относительных единицах и приведена на фиг. 2 (кривая 1).
Среднее значение выпрямленного напряжения тиристорного преобразователя в этом случае определяется выражением а регулировочная характеристика имеет вид и приведена на фиг. 2 (кривая 2).
Согласно заявляемому способу устройство управления работает следующим образом.
Для начала процесса управления в соответствии с алгоритмом (фиг. 8) в память задатчика сигналов управления 1, а затем в программируемый таймер 2 производится запись управляющих слов (УС) и числа N.
При изменении знака напряжения на выходе трансформатора 13 с отрицательного на положительный и с положительного на отрицательный (фиг. 7, а) сигнал О14 на выходе компаратора 14 изменяется от значения логического нуля до значения логической единицы и от значения логической единицы до значения логического нуля соответственно (фиг. 7,б). Сигнал, инверсНый сигналу U>4, формируется на выходе инвертора 15 (фиг. 7,в). Поскольку в исходном состоянии
О-триггера 16 сигнал О16"" íà его инверсном выходе соответствует уровню логической единицы (фиг, 7,г), то его произведение с сигналом О14, соответствующим положительной полуволне напряжения О э, также будет соответствовать уровню логической единицы (фиг. 7,к)
ОП U 4A О16
Сигнал U И 17 через логический элемент ИЛИ 22 поступает на вход GATE таймера 2 (фиг. 7,м), По фронту сигнала Uzz в таймере 2 начинается отсчет ранее записанного числа N. Отсчет числа N производится путем его уменьшения на единицу с приходом каждого импульса от функционального преобразователя 4. Частота следования тактовых импульсов на выходе преобразователя 4 изменяется пропорционально модулю напряжения питающей сети т4 = К10 К12 Um! slo ь4с1 1, где К а и К12 — коэффициент трансформации трансформатора 10 и коэффициент пропорциональности преобразователя 12, выбираемые таким образом, чтобы выполнялось условие Кю Ка= И,/ЛОж . По истечении времени т — arccos (1 — (N — 1) ), ñ 35 т.е. за один такт до окончания счета сигнал на выходе OUT таймера 2 в течение одного периода Т4 устанавливается соответствующим уровню логического нуля (фиг. 7,н). По 40 фронтам импульсов Uz формирователь 5 импульсов формирует импульсы управления длительностью, необходимой для надежно. го отпирания тиристоров (фиг. 7,о). В распределителе 6 импульсов в соответствии с 45 сигналом U14 происходит распределение импульсов управления Оэ по выходным усилителям 7 и 8, где происходит усиление управляющих импльсов (фиг. 7,п,р). Кроме того, импульсы управления Оэ че50 рез логический элемент ИЛИ 18 поступают на С-вход D-триггера 16, что при совпадении сигналов на его обоих входах приводит к изменению состояния 0-триггера 16 и на его инверсном выходе устанавливается на55 пряжение, соответствующее уровню логического нуля (фиг, 7,r). В результате изменения состояния D-триггера 16 на входе GATE таймера 2 устанавливается сигнал. соответствующий уровню логического нуля, что 1838868 10 является запрещением для работы таймера в атеем такте тиристорного преобразователя 9 (ф г. 7,м). По окончании действия сигнала U>4, соответствующего логической единице, на )-входе 0-триггера 16 последний переходит в свое исходное состояние (фиг. 7,г,д). Второй канал блока 3 связи с сетью, включающий 0-триггер 19 и логические элементы И 20 и ИЛИ 21, работает аналогичным образом, но со сдвигом на 180 эл, град, (фиг. 7,ж,з,и,л). Таким образом изменение частоты на выходе функционального преобразователя 4 по закону, определяемому выражением (1), Обеспечивает линейную регулировочную характеристику тиристорного преобразователя 9 (фиг. 1, кривая 2). Для получения возрастающей регулировочной характеристики число N, согласно способу, по записи в таймер преобразуют в соответствии с выражениЕм (7). Блок-схема алгоритма для реализации такой зависимости приведена на фиг. 9, Принцип работы аппаратной части системы управления при этом не изменяется. Использование предлагаемого способа прямого микропроцессорного управления и устройства для его реализации позволяет . получать линейные регулировочные характеристики тиристорного преобразователя, что облегчает использование последнего в системах авторегулирования, поскольку позволяет оставить без изменения коэффициент усиления отрицательной обратной связи во всем диапазоне изменения угла управления тиристорами, Формула изобретения 1, Способ прямого микропроцессорного управления тиристорным преобразователем, включающий запись в таймер числа, отсчет этого числа путем уменьшения его на единицу с приходом каждого тактового импульса, начиная с момента перехода напряжения питающей сети через нуль, и формирование по окончании отсчета числа управляющих импульсов тиристорами, о тл ич а ю щи и с я тем, что, с целью улучшения регулировочной характеристики тиристорного преобразователя путем ее линеаризации, частоту следования тактовых импульсов формируют пропорционально модулю напряжения питающей сети. 2. Способ поп.1,отлича ющийся тем, что, с целью получения возрастающей регулировочной характеристики тиристорного преобразователя, число до записи в таймер преобразуют в соответствии с выражением F(N) = Ймакс N, 5 50 где NMaKc — максимальное значение числа, которое может быть записано в таймер. Э, Устройство для прямого микропроцессорного управления тиристорным преобразователем, содержащее эадэтчик сигналов управления, выходами подключенный к соответствующим входам таймера, выход таймера через формирователь импульсов подключен к входу импульсов управления распределителя импульсов, выходы первого и второго каналов управления которого подключены к соответствующим управляющим входам тиристорного преобразователя, блок связи с сетью, вход окончания счета таймера которого подключен к выходу формирователя импульсов, а вход синхронизации с сетью, определяющий начало отсчета и выбор канала управления, соединен с выводами для подключения питающей сети, выход разрешения счета блока связи с сетью соединен с управляющим входом таймера, а выход выбора канала управления — с входом выбора канала управления распределителя импульсов, о т л и ч а ю щ е е с я тем, что, с целью улучшения качества регулирования, введен функциональный преобразователь модуля напряжения в частоту импульсов, включенный между выводами для подключения питающей сети и синхровходом таймера. 4. Устройство по п.3, отл и ч а ю щеес я тем, что блок связи с сетью выполнен в виде трансформатора, вход которого является входом синхронизации с сетью блока связи с сетью, а выход подключен к входам компаратора, выход которого является выходом выбора канала управления блока связи с сетью, а также подключен к первым входам первого 0-триггера и первого логического элемента И, и через логический инвертор — к первым входам второго 0-триггера и второго логического элемента И, прямые выходы первого и второго D-триггеров подключены соответственно к первым входам первого и второг- логических эламентов ИЛИ, вторые входы которых объединены в общую точку и являются входом окончания счета блока связи с сетью, выходы первого и второго логических элементов ИЛИ подключены соответственно к вторым входам первого и второго D-триггеров, инверсные выходы которых подключены соот. ветственно к вторым входам первого и 55 второго логических элементов И, выходы логических элементов И подключены к входам третьего логического элемента ИЛИ, выход которого является выходом разрешения счета блока связи с сетью, 1838868 ОФ 08 06 О,(5. Устройство по и. 3, о тл и ч а ю щ е ес я тем, что распределитель импульсов выполнен в виде логических элементов И и ЗАПРЕТ, причем первый вход логического элемента И и прямой вход логического элемента ЗАПРЕТ объединены в общую точку и являются входом импульса управления распределителя импульсов, второй вход логического элемента И и инверсный вход логического элемента ЗАПРЕТ объединены в общую точку и являются входом выбора канала управления распределителя импульсов, вы5 . ходы логических элементов ЗАПРЕТ и И являются выходами первого и второго каналов управления распределителя импульсов. 1838868 1838868 18388б8 Составитель Р,. Кипенский Техред М.Моргентал Корректор М.Самборская Редактор Проиаводственно-издательский комбинат "Патент", г, Ужгород, ул.Гагарина, 191 Заказ 2928 Тираж Подписное ВНИИПИ Государственного комиЧета по иЗобретениям и открытиям при ГКНТ СССР 113035, Москве. Ж-35, Раушская наб.. 4/5
