Многоканальное устройство для преобразования нанряжение — код

 

l93I54

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союа Советских

Социалистических

Республик

Зависимое от авт. свидетельства №

Заявлено 14.!.1966 (№ 1049060/26-24) с присоединением заявки №

Приоритет

Опубликовано 02.III.1967. Бюллетень № 6

Дата опубликования описания 21.1V.1967

Кл. 42m, 14

МПК G 061

УДК 681.142.07-523.8:

:53.087.92 (088.8) Комитет по делам изобретений и открытий при Совете Министров

СССР льянова Ленина имени

МНОГОКАНАЛЬНОЕ УСТРОЙСТВО ДЛЯ ПРЕОБРАЗОВАНИЯ

НАПРЯЖЕНИŠ— КОД

Известны многоканальные устройства для преобразования напряжение — код, содержащие коммутатор, счетчик-регистр коммутатора, схему формирования адресов, преобразователь напряжение — код со схемами оценки величины приращения напряжения, схему выдачи кода, запоминающее устройство ЦВМ и логические элементы «ИЛИ» и совпадения, Предложенное устройство отличается тем, что в пем выход преобразователя через схему выдачи кодов соединен с запоминающим устройством, а выход последнего связан шиной выдачи кода предыдущего значения с регистром преобразователя, Это позволяет повысить быстродействие устройства.

B предложенном устройстве для увеличения скорости преобразования преобразователь снабжен схемой приема из памяти ЦВМ кода предшествующего преобразования по данному каналу и схемами оценки разности напряжения между предшествующим и текущим значениями, которые управляют кодировани-ем преобразователя (полным или сокращенным) в зависимости от величины приращения напряжения, В отличие от обычной схемы регистра преобразователя регистр предлагаемого устройства содержит несколько входов начальной установки и разбит, начиная с младшего разряда, на соответствующее (две или более) число групп, объединяющих различное количество разрядов регистра (Кп(Кв(...(тт), а схемы фиксации величины приращения срабатывают при приращении напряжения по абсолютной величине, большей значения (2 — 1) Л, tде Л вЂ” значимость по напряжению младшего разряда, К вЂ” число разрядов в группе, определяющее число тактов сокращенного кодирования. Выбор числа групп и количест10 ва разрядов в группе определяется средней величиной приращения напряжения в разлпчных каналах.

Предлагаемое устройство дает выигрыш в быстродействии по сравнению с известными, 15 если время обращения к памяти ЦВМ не превышает величины (п — К) т, где т — время одного такта кодирования.

Предложенное устройство показано на фиг. 1, где 1 — счетчик-регистр коммутатора;

20 2 — схема формирования адресов; 3 — коммутатор; 4 — регистр преобразователя; 5 — схема выдачи кодов; б — схема компенсации (схема преобразования кода в напряжение);

7 — нуль-орган (схема сравнения); 8, 9 — схе25 мы фиксации величйны приращения напряжения; 10 — триггер приема кодов; 11 — генератор импульсов; 12 — 1б — схемы совпадения;

17 — логическая схема «ИЛИ».

Предлагаемое устройство, кроме обычных

30 узлов для многоканальных устройств преобра193 г 54 зоьаггня (сч 1÷íãã-p l licit) 1 схема формирования адресов 2, коммутатор 8, регистр преобразователя 4, схема компен ацин б, нуль-орган 7, схема выдачи кодов 5, генератор импульсов 11) содержит одну или несколько (на блок-схеме указано две) схем фиксации 8 и 9 величины приращения напряжения разньх уровней, реагирующих на абсолютную величину приращения, схемы совпадения 12 — 15, управляющие кодированием в зависимости от состояния схем фиксации приращения, триггер 10 управления приемом кодов из ЦВМ по поразрядно подключенным к регистру преобразователя кодовым шинам и логическую схему «ИЛИ» 17.

Сигнал команды «ввод» из ЦВМ по шине

i 8 устанавливает в исходное состояние (нулевое) счетчик-регистр 1 коммутатора, через схему «ИЛИ» 17 устанавливает в нулевое состояние регистр 4 преобразователя и в единичное — триггер управления 10 приемом кодов. Сигнал по шинам 19 через схему формирования адресов 2 посылает по адресным шинам 20 в оперативное запоминающее устройство ЦВМ вЂ” ОЗУ 21 код начального адреса, по которому нз ОЗУ 21 по кодовым шинам 22 в регистр 4 прo îáðàçîâàòåëÿ считывается код предыдущего преобразоьания по данному каналу. После этого сигналом (окончание считывания), поступающим по шинам 28, триггер 10 устанавливается в нулевое состояние, открывая тем самым через схему совпадения 12 доступ импульсов генератора на вход регистра

4 преобразователя. Этот же сигнал через схемы совпадения 18 — 14 и 15 — 15 в зависимости от состояния схем 8 и 9 фиксации величины приращения напряжения устанавливает в начальное состояние регистр преобразователя.

В случае приращения напряжения большего чем (2 — 1) Л в, старший разряд преобразователя устанавливается в единичное, а остальные — в нулевое состояние. При меньших приращениях напряжения состояние разрядов старших К не меняется, К-ый разряд устанавливается в единичное состояние, а остальные — в нулевое. При этом кодирование осуществляется обычным способом, но в последнем случае кодирование происходит лишь в младших разрядах и заканчивается за

К тактов.

Сигнал окончания преобразования по данному каналу по шинам 24 считывает через схему 5 выдачи кодов состояние регистра 4 преобразователя на кодовые шины 22, изменяет на единицу состояние счетчика-регистра 1 коммутатора, подключая к преобразователю очередной канал, цикл преобразования в котором начинается с сигнала по шинам 19, Конец преобразования по всем каналам фиксируется сигналом по шинам 25. Для указания какоголибо одного канала счетчик-регистр 1 коммутатора снабжен схемами приема кода адреса канала и связан с адресными шинами.

Схема регистра преобразователя предлагае20 мого устройства, реализованная на потенциально-импульсной системе элементов, приведена на фиг. 2.

Схема состоит из триггеров 25 и многовходовых (до трех) импульсно-потенциальных

25 схем совпадения 27. Одноименные входные и выходные шины на фиг. 1 и 2 обозначены одинаковыми цифрами. Особенностью схемы является использование только одного триггерпого регистра.

Предмет изобретения

М:,огоканальпое устройство для преобразоьания напряжение — код, содержащее коммутатор, счетчик-регистр коммутатора, схему

35 формирования адресов, преобразователь напряжение — код со схемами оценки величины приращения напряжения, схему выдачи кода, запоминающее устройство LIBM и логические элементы «ИЛИ» и совпадения, отличающееся

40 тем, что, с целью повышения быстродействия устройства, в нем выход преобразователя через схему выдачи кодов соединен с запоминающим устройством, а выход последнего связан шиной выдачи кода предыдущего значе45 пия с регистром преобразователя.

193154 гг фиг. 2

Составитель Г, Г. Шаповал

Редактор Можаров Техрсд А. А. Камыгпникова Коррскторы: Т. Н. Дмитриева и Е. Ф. Полионова

Заказ 860/i6 Т яр аж 53о Подписное

ЦНИИПИ Комитега по делам изобретений и открытий прп Совете Министров СССР

Москва, Центр, пр. Серова, д. 4

Типография, пр, Сапунова, 2