Устройство для перекодирования двоичного кода

 

ОПИСАН И

ИЗОБРЕТЕНИ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВ

Союз Советских

Социалистических

Республик

Зависимое от авт. свидетельства №

Заявлено 20.XI.1965 (№ 1038340/26-24) с присоединением заявки №

Приоритет

Опубликовано 09.Х.1967. Бюллетень №21

Дата опубликования описания 4.1.1968

Комитет по делам ивобрвтвний и открытий при Совете Министров

СССР.8) Автор изобретения

Б. М. Злотник

Заявитель

УСТРОЙСТВО ДЛЯ ПЕРЕКОДИРОВАНИЯ ДВОИЧНОГО КОДА

С ПОСТОЯННЫМ ВЕСОМ В ПОЛНЫЙ ДВОИЧ IblA КОД

Известны устройства для перекодирования двоичного кода с постоянным весом в полный двоичный код на триггерах и логических элементах, содержащие входной и анализирующий узлы.

Предложенное устройство отличается от известных тем, что в нем к единичным цепям триггеров входного узла, кроме триггера старшего разряда и триггеров нескольких младших разрядов, подключены схемы совпадения для фиксации номера первого ненулевого разряда, причем выходы схем совпадения и единичная цепь триггера старшего разряда присоединены ко входам вентильных анализаторов, выходы которых через схемы совпадений подключены к триггерам выходного узла.

Это позволило упростить устройство при большом числе разрядов в исходном коде.

Схема устройства приведена на чертеже.

Входная часть устройства состоит из схем совпадения 1,— 1„и и триггеров 21 — 2„, осуществляющих преобразование последовательного исходного кода в параллельный и запоминание его на время перекодирования одного слова. Выходные цепи триггеров 2x+i— — 2„т подсоединены к схемам совпадения

8> — 8 — х — i, на другой вход которых подключены через инверторы 4> — 4„x z единичные цепи всех старших разрядов по отношению к данному. На второй вход схемы 8 z > подключена нулевая цепь триггера 2„.

Назначение схем 8х — 8„„> т и инверторов

4т 4: ч я состоит в определении первого

5 времени (старшего) ненулевого разряда.

Выходные цепи схем 8 — 8, ч т, а также единичная цепь триггера 2„подсоединены к анализаторам 5,, ..., б„=ч, состоящим в основ10 ном из схем совпадения на 2 и 3 входа. Назначение анализаторов заключается в сопоставлении первому и определенной части пар ненулевых разрядов кода с постоянным весом одного или нескольких ненулевых разря15 дов в полном коде. К одному входу схем совпадения, образующих анализатор, подключена либо выходная цепь схемы 8; (для старшего анализатора — единичная цепь триггера 2„), либо выходная цепь предшествующей

20 схемы совпадения анализатора. К другим входам этих схем совпадения (на чертеже не показаны) подключены единичные и нулевые цепи триггеров 2,— 2„, причем в необходимых случаях это подключение производится через

25 инверторы.

Выходные цепи анализаторов подсоединены ко входам схем совпадения бт — б„ выходной части устройства, содержащей также триггеры 71 — 7„.

30 Устройство работает следующим образом, 204020

Составитель А. А. Маслов

Техред Л. Я. Бриккер

Редактор Л. Утехина

Корректоры: О. Б. Тюрина и В. В. Крылова

;1аказ 3831,12 Тираж 535 Подписное !!1 i4ИГ1И Комитета по дечам изобретений и открытий при Совете Министров СССР

Москва, Центр, пр. Серова, д. 4

Типография, пр. Сапунова, 2

Устройство для перекодирования двоичного кода Устройство для перекодирования двоичного кода Устройство для перекодирования двоичного кода 

 

Похожие патенты:

Изобретение относится к автоматике и вычислительной технике и может быть использовано для обработки сигналов, представленных в кодовой и широтно-импульсной формах

Изобретение относится к аналоговым вычислительным устройствам и может быть использовано для возведения значения сигнала в степень

Изобретение относится к автоматике и вычислительной технике и может быть использовано в аппаратуре передачи данных по каналу с помехами

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств и выполнении арифметических операций суммирования и вычитания в позиционно-знаковых кодах

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств и выполнении арифметических операций суммирования и вычитания

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств для выполнения арифметических процедур суммирования позиционных аргументов [ni]f(2n) и [mi]f(2n )

Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств и выполнения арифметических процедур суммирования позиционных аргументов «-»[ni]f(2 ) и «+»[mi]f(2 ) с разными знаками

Изобретение относится к вычислительной технике и может быть использовано в системах контроля и управления в совокупности с арифметическими устройствами, которые реализуют различные арифметические процедуры над аргументами, имеющие позиционно-знаковую структуру аргументов аналоговых сигналов «±»[n i]f(-1\+1,0, +1) «дополнительный код», которая должна быть преобразована посредством функциональной структуры ЦАП в аналоговый сигнал управления «±»Ukf([mi ])
Наверх