Параллельный частотный сумматор

 

2047Î9

О П И С А Н И Е

ИЗОБРЕТЕНИЯ

К аВтОРСКОМЬ СВИДЕтЕЛЬСтВ

Соек Советокив

Социвлиотичеокил

Реопублик

Зависимое от авт. свидетельства ¹â€”

Заявлено 13.Х.1966 (№ 1107529!26-24) с присоединением заявки №

Приоритет

Опубликовано 20.Х.1967. Бюллетень № 22

Дата опубликования описания 16.1.1968

Кл. 42m, 14

МПК 6 061

Момитет по делом мзобретеиий и открытий при Совете Миииотров

СССР

УДК 681.325.54 (088.8) Автор изобретения

В. В. Мальцев

Заявитель

ПАРАЛЛЕЛЬНЫЙ ЧАСТОТНЬ1Й СУММАТОР (д — 2) — f (д — 2) (q — 1) — f(q — 1), Известны,параллельные частотные сумматоры, использующие, двух- и трехвходовые

q-ичные одноразрядные частотные сумматоры.

Предлагаемое устройство отличается тем, что оно содержит дешифратор, переносов на фильтре верхних частот и детекторах для выявления частот, ".ooòâå÷ñòâóþùèõ наибольшей цифре, и видеоимпуль=ных двоичных схемах совпадения и собирания, выходы которых подключены к переключателям коммутации частот в соответствии с признаками переносов.

Это позволяет увеличить его быстродействие.

На фиг. 1 представлена общая бло к-схема сумматора; на фиг. 2 — функциональные узлы сумматора; на фиг. 3 — частотные диаграммы работы сумматора.

Значения частот, соответствующих цифрам в отведенной полосе, как для суммируемых цифр входных чисел, так и для получаемого результата на выходе, приняты одинаковыми, и именно:

Π— fo

1 — 4 ю о / ( где q — основание системы счисления, f —,соответствующие «цифровые» частоты, из которых частота f (q — 1), может быть принята наибольшей или наименьшей.

5 И|нтервалы между любыми соседними частотами будут взяты одинаковыми и обозначены через бу.

Входная информация, соответствующая первому fl-разрядному д-ичн ому числу А и вто10 рому п-разрядному q-ичному числу В,,поступает на:сумматор (см. фиг. 1) одновременно на все его входы 1 и 2, т. е. одновременно на все входнь|е одноразрядные сумматоры 8.

Кроме того, со схемы управления в течение

15 всего процесса, вычисления на вход 4 самого младшего разряда 1должна годаваться частота, соответствующая 0 при сложении и 1— при вычитании.

В это же время на входы 5 всех входных

20 одноразрядных сумматоров 8 подаются соответствующие сдвиговые частоты: f,, при сложении, f „„— при вычитании.

25 Такой порядок подачи управляющих час от обеопечивает,при сложении выражение обоих входных чисел в прямом коде, а при вычитании — соответствующую замену поступающего прямого кода, вычитаемого,на до30 пслнительный, .до (q — 1),код с соответст вую204709

f(cq — 1)+ 10

>сР— 2 г1 1 — (3q — 1) о(/

1сдв — 1О = f(q — I)

fcäâ fl — f(q — 2)

fc> — f2 = f(q — з) /

fc.a — f(q 2) — — fl

fcqc — f(q — ц = fo. щим добавлением единицы только в самом младшем разряде.

Для этой цели младший одноразрядный сумматор представляет собакой частотный одноразрядный сумматор б с тремя входами и двумя выходами, а все остальные одноразря/дные сумматоры 7 имеют два входа и два выхода.

Входная часть обоих типов входных одноразря д/ных сумматОрОв одинакова и состоит из суммирующих смесителей 8 и 81 и,вычитающих смесителей 9 и 10.

Относительное размещение входных и промежуточных частот иллюстрируется на примере четверич ной системы счисления. Приведенное размещение частот основано на предположении, что используются смесители с квадратичной характеристикой, для которых достаточно учитывать влияние поступающих частот и их вторых гармоник (остальными гармониками пренебрегаем ma-за их малости).

Для любой другой системы счисления размещение частот будет аналогичным.

В случае, если происходит операция сложения, то,по входу 5 должна поступать сдви+ говая частота > „в =2дб(, которая вычитаясь из одной приходящей входной частоты ряда:

fo (,1,f2,"., f(а — 2) frq 1), дает одну из соответствующих «сдвинутых» частот ряда:

/ /

fo f 1 12 ..., f(q — 2) f(q — 1) получающихся В точках 11 и 12.

На диаграмме (см, фиг. 3) левее и правее

+ + этих частот отмечены частоты >вдв и 2f едва являющиеся ближайшими помехами для выходных фильтров смесителей 9 и 10.

Если же происходит операция вычитания, то по входам 5 должна поступать Од виго вая частота f,, 2fcy где

)(а-1) + 1) (q — 1> — (у — 1)з(— гФу1

Отсюда видно, что f, 2f q 1> — (Зсу — 1) о(, а разности этой частоты с входными частотами ряда fo, f l, f2,..., f«2), f(q 1) дают частоты, соответствующие дополчителыным до (q — 1) цифрам, а именно:

15 го

25 зо

4О

Частоты, получающиеся в точках 11 и 12 (как при сложении, так и при вычитании), будут суммироваться с входными частотами смесителями 8 и 8, на выходах которых в точках 18 и 14 будет выделяться одна из суммарных частот:

/I // l/ // //

fo, f1, f2, ° ° ° fq, ° ° °, f(2q — 2) ° каждая из которых символизирует одну из поразрядных сумм — 0", 1", 2",..., q"..., (2V — 4 с учетом признака переноса, в частности для четверичной системы счисления—

0", 1", 2", 3", 10", 11", 12".

Для диапазона суммарных частот ближайшими помехами являются частоты 2f з и 2>в, отфильтровка от которых условно обозначена пунктирной линией, Частота, несущая информацию о той или иной, поразрядной сумме равноценных разрядов, т. е. одна из частот ряда:

/ О/ fl/ > 2э ° ° ° / fq I ° ° ° э f(2q — 2) поступает на вычитающие смесители 15, 1б (фиг. 2), которые обеспечивают возвращение суммарных частот в ранее выбранный входной диапазон с образованием признака переноса. Это происходит за счет взаимодейc Bèÿ частот, появляющихся в точках 13 и 14 со специально подобранными частотами в точках

4, 19 — 24 смесителей 15 — 18, 25 (см. фиг. 2, 3).

При этом получающиеся в результате частоты на выходах смесителей 15 и 1б и смесителей 17 и 18 в принципе могут появляться только на одном из каждой пары этих смесителей, т. е. в точках 2б, 27, 28 или 29 соответственно.

Частотная информация с точек 27, 29, 2б и

28 проходит через собирательные усилители

30, 31 на выходы 82 и 33 суммы. 11ри этом, если частоты появились в точках 25 и 28, то это характеризует наличие переносов, которые ia форме выпрямленных напряжений (i помощью детекторов 84, 35) выдаются в точках 8б и 87.

Если же информация поступала на собирательные усилители 80 и 81 в точках 27 и 29, то образования:переносов не будет.

Из всех получающихся промежуточных

I / I сумм Sl, S2, ..., S< 2, S> 1, S< сумма (точка 32) является непосредстввн но, выходной для младшего разряда результата, а ОсI / / тальные — 2,..., Sn 1, Sn (точка 88) поступают на дальнейшую Обработку, С целью выявления цифр промежуточных сумм, равных (q — 1), что необходимо для осуществления независимото и упреждающего переносов, частотная информация с выхода сумм каждого входного сумматора 7 фильтруется с помощью фильтра верхних частот 88 или же дифференциальными фильтрами с выходом Ь@ (Рф) и выпрямляется детектором 39 (см. фазовый детектор-фильтр с детектором и его частотный график на фит. 2).

Продетектированное,напряжение выдается

/ I/ II соответственно в точках S2 Sa,..., S 1, S

204709 т. е. на выходах элементов фазовых детекторов 40.

Далее все комбинации Sc о наличии переносов, подлежащих регистрации, выявляются с:помощью видеоимпульсных (например, диодных) схем совпадения 41 (которые выя вляют комбинации, образующие переносы) и собирательных схем 42 (которые объеди няют равноценные переносы).

В данном случае число входов, а следовательно, и количество необходимых диодов для схем совпадения и собирания в первом приближении, равно сумме сумм членов соответствующих арифметических прогрессий. Здесь следует отметить, что эта сумма сильно возрастает с увеличением числа разрядов, а следовательно, силbiaî зависит от выбранной системы счисления q.

Так, для проведения сложения двух десятичных чисел А и В, каждое из которых равно 101О (т. е. при q=10 n=10) ia случае применения десятичного сумматора требуется

264 диода, а в случае применения двоичного сумматора (т. е. при а=2 п=34) потребуется

7699 диодов.

Как видно из приведенного примера, использование высоких систем счисления (q)2) целесообразно, так как позволяет существенно экономить оборудование, :в частности, в схеме дешифратора переносов.

Перед поступлением ня выход дешифратора переносов (в точках 48) видеоимпульсная информация о получившихся независимых и упреждающем переносах снова превращается в частотную форму с помощью переключателей

44, состоящих из ключей переменного напряжения (см. на фиг. 2), к которым постоянно подводятся частоты fp и f ьня переключатель 45 подаются частоты fp и f<).

Тяп< кяк ключ 4б нормально открыт, а ключ

47 закрыт. то изменение уровня напряжения в точках 48 каждого из разрядов вызывает смену состояний ключей, а следовательно, скачкообразное изменение частот в точках 48.

При этом отсутствие переноса будет выражаться частотой, а присутствие — частотой

f> an всех разрядах, кроме самого старшего, где производится аналогичная коммутация частот fp и fg, следующих непосредственно HB выход 49.

Информация о,переносе в самом старшем разряче в точке 49 может появляться (в зависимости от сочетания чисел А и B) с упре>кдением iso отношению ко времени образования остальных цифр результата (кроме Sp).

Это происходит потому, что:для всех предыдущих разрядов (кроме S,) должно проводиться дополнительное суммирование переноI "Р "/ "I сов С1, С,..., С,, С, 1 с получаемыми

I I Ф I суммами, соответственно Sz, Sp, ° ° °, S„>, S„ с помощью ряда выходных частотных одноразрядных сумматоров 50, имеющих.два,входз и один выход (фиг. 2), 55 реносов на фильтре верхних частот, детвкто60 рах для выявления частот, соответствующих

65 переносов.

Все эти одноразрядные сумматоры одинаковы и состоят из суммирующего смесителя 5I и вычитающих смесителей 52 и 58 с общим выходным полосовым фильтром 54. Особенностью устройства и работы устройств 50 от сумматоров б и 7 является меньшее количество получаемых суммировянных частот (только до значения fp ).

Взаимодеи"твие частот в этих смесителях в основном аналогично предыдущему и показа но на фиг. 3, где выходные частоты aaaìåщаются а отведенной полосе AF,, — дМ и вь;даются соответствечно в точках S-., Si S<...., > т, Знак результата в соответствии с выбранным методом проведения операций с прямыми и дополнительными кодами (последние образуются в самом сумматоре) будет определяться по зHачению частоты aа выходе 49 (частота fp и f,), согласно известным правилам для алгебраиче,кого сложения чисел в этих кодах.

Таким образом, два входных и-разрядных

q-ичных числа после параллельной обработки во всех разрядах превращаются данным сумматором в алгебраическую сумму (и+1)-разрядного q-ичного числа.,выраженного также в частотной Форме в том же диапазоне. что и входная информация, Схема управления в данном случае не рассматривается и только для иллюстрации приведен переключатель 55, осуществляющий смену сдвиговых частот (f („, ) . Этот переключатель упра вляется перепадом напряжения и устроен так же, как и переключатель 44.

Предлагаемый параллельный частотный сч ммятор с дешифратором переносов, работающий в произвольной системе счисления, ма>нет найти применение для арифметических устройств электронных цифровых вычислительных машин, использующих рядиоимпульсное частотное представление инфоомяпии.

Применение сумматора дает ппеимуществя в быстродействии, экономии оборудования, повышении надежности и легкости согласования с каналами связи (особенно, если требуется существенно разносить отдельные блоки вычислительного устройства).

Предмет изобретения

Параллельный частотный сумматор, использующий двух- и трехвходовые д-ичные одноразрядные частотные сумматоры, отличаюи ийся тем, что, с целью увеличения быстродействия, OH содержит дешифратор пенаибольшей цифре, и выдеоимпульсных двоичных схемах совпадения и собирания, выходы которых подключены к переключателям коммутации частот в соответствии с признаками

204709 а г (g-1) 3 дт

МОЩНЖЛЬ

1=О.!д" =10,4

Al Bc. йитОЮа

foal = 2ЧдЕ

<о < г <(g-в= сд =2 с а (q-g =3 сдд fo

2, 4 6,"

К" ггпу-гЛ Zf, а г@ ф

Ch г

22 (q-1) 3

fig-r) g 4

1Я

- 0 го гу 2Б,28

22,2

2Ц2З

Ч f-i 4frб6

0 %

0 1 с,. ;i-r

Sr Si

ll д forrc =

0»

fp Ф

2Ю

Фиг. 3

fo Ф, frq-1)1, га

Составитель В. Субботин

Редактор Н. А. Джарагетти Техред P. М. Новикова Корректоры: М. П. Ромашова и Е. Ф. Полионова

Типография, пр, Сапунова, 2

Заказ 3896П Тираж 535 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, Центр, пр. Серова, д. 4