Устройство мажоритарного декодирования

 

207247

ОПИСАНИЕ

ИЗОЬЕЕтЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз советскиз .Социалистические

Республик

Зависимое от авт, свидетельства №

Заявлено 22,Х.1965 (№ 1034258/26-9) с присоединением заявки №

Кл. 21ат, 7/01

МПК Н 041

УДК 621.394.142(088.8) Приоритет

Опубликовано 22.Xll.1967. Бюллетень № 2

Дата опубликования описания 15.II.1968

Комитет по делам изобретений и открытий при Совете Министров

СССР

Авторы изобретения

Ю. Е. Частухин и Б. М. Любимцев

Заявитель

УСТРОЙСТВО МАЖОРИТАРНОГО ДЕКОДИРОВАНИЯ

ПРИ ТРЕХКРАТНОМ ПОВТОРЕНИИ ДИСКРЕГНОЙ

ИНФОРМАЦИИ

При передаче цифровой информации в канале связи с помехами стоит задача при заданных параметрах канала увеличить достоверность приема информации. В частности, в ряде случаев требуется коррекция ошибки в каждом разряде передаваемой информации.

Для выполнения этой задачи необходимо передавать избыточную информацию по объему, по крайней мере, равную удвоенному количеству разрядов передаваемого слова. По известной методике информация принимается на регистр с числом разрядов, равным утроенному числу разрядов в слове, причем эффект коррекции ошибок достигается с помощью мажоритарной логики.

Однако объем аппаратуры в этом случае получается значительным.

Предполагаемое изобретение обеспечивает коррекцию ошибки в каждом разряде передаваемого слова, требующего меньшего объема аппаратуры при более простом функциональном построении.

Блок-схемы устройства мажоритарного декодирования для одного разряда регистров приведена на чертеже. Это устройство состоит из двух регистров 1 и 2 с соответствующими схемами логического управления 8 и 4.

На вход устройства информация поступает в виде параллельного кода (в случае последовательного кода информация преобразуется в параллельный код с помощью сдвигающего регистра) .

Первоначально регистры 1 и 2 переводятся в нулевое положение импульсом 5, При первом приеме с помощью импульса с линии за. писи 6 и схемы 8 информация записывается только в регистр 1.

При втором приеме с помощью импульса

1о с линии записи 7 и схемы 4 в выходной регистр 2 записываются «единицы» только в те разряды, в которых ранее записанные в регистр 1 «единицы» совгадают с «едпницами», поступившими на вход при 2-м приеме (тем самым прием этих «единиц» считается достоверным) . В остальных случаях в разряде регистра 2 сохраняется ноль.

Через некоторое время задержки т, отсчитываемое относительно начала 2-го приема

2о (т больше длительности импульса с линии записи 7), в регистр 1 с помощью задержанного импульса с линии записи 7 и схемы 8

:.àïèñûâàåòñÿ «единица» в случае, если в данном разряде регистра 7 сохранится «ноль», а на входе будет «единица» (число на входных шинах держится в течение времени )т).

В случае совпадения состояний в разряде регистра 2 и на входе, состояние соответствующего разряда регистра 1 остается без изме30 нений, 207247

Предмет изобретения

Юыод д раэрядоЬ

Р год /гразрядо

Составитель В. Максимов

Редактор Е. Хаскелис Техред Л. Я. Бриккер Корректоры: Н. И. Быстрова и Т. Д. Чунаева

Заказ 26/16 Тираж 530 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, Центр, пр. Серова, д. 4

Типография, »р. Сапунова, 2

Таким образом, в регистре 1 оказываются зафиксированными (в виде «единиц» в соответствующих разрядах) номера разрядов, в которых не произошло совпадение при первом и втором пр нем ах.

При третьем приеме с помощью импульса с линии записи 8 и схемы 4 в разряд выходного регистра 2 записывается «единица» только при совпадении «единицы» в регистре 1 с «единицей» на входе. В остальных случаях состояние регистра 2 остается без изменений.

1. Устройство мажоритарного декодирования при трехкратном повторении дискретной информации, содержащее регистры сдвига и управляющие элементы, например, схемы «И» и «ИЛИ», отличающееся тем, что, с целью упрощения аппаратуры путем исключения одного из регистров, первый регистр сдвига поразрядно подключен ко второму регистру сдвига через схемы логического управления, каждая из которых содержит две параллельно подключенные схемы «И», последовательно соединенные со схемой «ИЛИ».

2, Устройство по п. 1, отличающееся тем, что в схемах логического управления для каждого п-ого разряда первого и второго регистров сдвига линии первого, второго и третьего запусков подключены соответственно и первым входам схем «И», причем линия второго запуска подключена ко второй схеме

«И» для л,-ого разряда первого регистра через элемент задержки, при этом линия входа информации для и-ого разряда регистров соединена со вторыми входами схем «И», а третьи входы схем «И» соединены с выходами и-ого разряда соответственно для первого и

20 второго регистров сдвига.