Преобразователь последовательного биполярного кода в параллельный униполярный код

 

Использование: изобретение может быть использовано в системах обработки информации, использующих для обмена биполярный код Сущность: преобразование последовательного биполярного кода линий связи 4 в последовательный униполярный код осуществляется с помощью п формирователей 3 с выделением информационной импульсной последовательности и импульсов синхронизации , которые через мультиплексор 5 поступают в блок 2 контроля где осуществляется контроль параметров обрабатываемого канала и формируются сигналы управления преобразователем при сбоях каналов биполярного кода В паузе между принимаемыми словами блок 2 контроля выдает упразпяющий сигнал Конец преобразования 9, разрешающий использование информации с выхода ершового регистра 6. С помощью первого счетчика 10, дешифратора 11, элемента И 12, триггера 21, элемента ИЛИ 13, а также первого 14, второго 15 одновибраторов и второго счетчика 16 осуществляется подсчет количества принимаемых слов по обрабатываемому каналу и формирование сигналов управления преобразователем. При длительных сбоях информации в каналах 4 биполярного кода, формировании сигналов управления преобразователем осуществляется по сигналу с пятого выхода блока 2 контроля с помощью элемента ИЛИ 13, одновибраторов 14 и 15 и второго счетчика 16 С помощью элементов И второй группы 20 и группы п-триггеров 17 осуществляется формирование сигналов 18 отказа обрабатываемых каналов 4 биполярного кода 1 зпф-пы. бил

° Ф

° ° 1 ° ° ° ° °

Ф ° ° ° ° Ф ° ° ° ° I ° °

l l I! в ° °

° $ ° ° В r

I ° ° ° ° 1 ° °

Ф ° ° ° ° ° I

° Ф ° Э Ф ° ° ° ° ° В Э ° ° ° ° °

° ° °, 11 ° ° °

° ° ° ° Э ° ° Ф; ° °

11 ° ° Ф В

° ° в В !

М ° е

° ° °

° ° в ° Вв g

° I ° 1 ° ° ° ° I; ° ° Э

° ° 1

° °

° В

° 1 °

° Ф 1

° I °

° 1 ° °:

°, В Э, ° Э °, Э ° В ° Э

° 1 1 ° ° Ф ° в ° 1 ° ° 1

1 ° ° Э ° °, ° 1

° ° ° ° 111

° ° ° 1 В °

° ° °

° ° В ° ° ° °; Э 1 ° ° ° ° Э ° °

° ° 1

1 1 °;

Ф ° ° ° 1 ° °

1 ° ° ° ° ° ° ° ° ° ° °

Э Э ° ° I

° °

1 °

Э ° ° I °

° 1 ° C ° ° ° ° ° °:

11 ° ° ° °

11 ° ° ° ° °

11 ° Ф *

° Э

1 В

|,Ф Э ЭФ !ЭЭ °

Ф

1 ° 1 В

° °

° ° ° ° °

° I

1 Э

° ° ° ° °

1! ° ° ° ° °

° 1 ° ° ° Э ° ° ° ° ° 1 °

1 °

Э 1 Э ° ° ° °

° ° ° °

° °, ° ° ° ° В В ° ° ° °: ° ° °

° °

Ц ° В

° 1 °

° ° ° Э ° ° В ° ° Э ° 1

°: °

° в ° Э

- ° 9! !

° Э ° °

IВ В ° °

° е °

° 1 °

I в 1 ° 1

° ° ° 1 ° °

° ° ° 1

° °

2001522

Изобретение относится к автоматике и вычислительной технике и может быть использовано в системах обработки информации. использующих для обмена биполярный код.

Известен преобразователь последовательного кода в параллельный, содержащий генератор тактовых импульсов, два счетчика. четцре,триггера, два элемента И, два распр@делутЖМимпульсов, формирователь, регистр бдвига„аричем выходная информацИя,п(рту,пает на вход формирователя, выхоД регистра сдвига, управляемого третьим триггером и первым распределителем импульсов. является выходом преобразователя, а выход первого элемента И является выходом записи преобразователя.

Недостатком данного устройства является невозможность многократной обработки, т.е. для обработки информации с

П-каналов требуется и преобразователей, что в свою очередь требует затрат большего количества оборудования.

Известен также преобразователь последовательного кода в параллельный, содержащий и-канальный мультиплексор, блок контроля, регистр сдвига, два двоичных счетчика, буферный регистр, схему сравнения, дешифратор, генератор тактовых импульсов, два элемента И с соответствующими связями, Данный преобразователь обеспечивает прием последовательного биполярного кода при асинхронном обмене, поступающего с и-каналов и преобразование данных кодов в параллельный униполярный код. Однако в данном преобразователе не обеспечивается переключение линий связи, по которым передается биполярный код, при обрыве данных линий связи или при отсутствии пауз между передаваемыми словами, Кроме того, не анализируется качество принимаемой информации и состояние линий связи с формированием соответствующих сигналов, что снижает достоверность обработки входных сигналов, особенно при длительных сбоях информации в каналах биполярного кода.

Наиболее близким заявляемому является преобразователь последовательно кода в параллельный, содержащий и формирователей униполярного кода, сдвоенный и-канальный мультиплексор, имеющий общие входы управления, блок контроля, элемент задержки, два элемента И, регистр сдвига, первый и второй двоичные счетчики, дешифратор, генератор тактовых импульсов, (К+1) схем ИЛИ, где и = 2, три одновибратора, к повторитель, два инвертора, триггер, 0-типа, элемент И, двоично-десятичный дешифратор и повторитель с соответствующими связями, а блок контроля содержит два двоичных счетчика, триггер 0-типа. элемент И, двоична-десятичный дешифратор и повторитель с соответствующими связями.

Данный преобразователь обеспечивает прием последовательного биполярного кода при асинхронном обмене, поступающего с (и-1) каналов и преобразование данных кодов в параллельный униполярный код.

При этом обеспечивается переключение каналов при обрыве линий связи, причем выходные сигналы преобразователя

15 формируются в паузе между принимаемыми словами.

Однако при длительных сбоях передаваемой информации в каналах биполярного кода, при котором отсутствуют паузы между

20 принимаемыми словами, данное устройство не обеспечивает переключения каналов для обработки. Не анализируется также качество принимаемой информации и состояние линий связи, что приводит к отсутствию обработки исправных каналов и снижению достоверности обработки входных сигналов.

Целью изобретения является расширение области использования и повышение достоверности преобразователя при длиЗ0 тельных сбоях информации в каналах биполярного кода. указанная цель достигается тем, что в преобразователь, содержащий генератор тактовых импульсов, выход которого соедиЗ5 нен с первым синхронизирующим выходом блока контроля, формирователи униполярного кода, входы которых являются соответствующими информационными входами преобразователя, первый и второй выходы

40 соединены с соответствующими первыми и вторыми информационными входами мультиплексора, первый и второй выходы мультиплексора соединены соответственно с информационным и вторым синхронизиру45 ющим входом блока контроля, первый и второй выходы которого соединены соответственно с информационным и тактовыми входами регистра сдвига, первый и второй выходы которого являются соответ50 ственно информационным и адресным выходами преобразователя, третий выход блока контроля является управляющим выходом преобразователя, первый счетчик импульсов, выходы которого соединены с соответствующими адресными входами дешифратора, первый выход которого и четвертый выход блока контроля соединены соответственно с первым и вторыми входами элемента И. элемент ИЛИ, первый одновибратор, инверсный выход которого

2001522 соединен с входом второго одновибратора и второй счетчик импульсов, введены RSтриггер, группы элементов И и группа RSтриггеров, выходы которых являются вторыми информационными выходами преобразователя, выходы второго счетчика импульсов соединены с управляющими входами мультиплексора и вторыми адресными входами дешифратора, вторые выходы дешифратора соединены с первыми входами соответствующих элементов И первой и второй групп. вторые входы элементов

И первой группы и S-вход RS-триггера подключены к третьему выходу блока контроля, пятый выход которого соединен с вторыми входами элементов И второй группы и с первым входом зле лента ИЛИ, второй вход и выход которого подключены соответственно к выходу элемента И и входу первого одновибратора, выход второго одновибратора соединен с синхровходом второго счетчика, входом сброса блока контроля и установочным входом первого счетчика, счетный вход которого соединен с инверсным выходом RS-триггера, R-вход которого подключен к четвертому выходу блока контроля, выходы элементов И первой и второй группы соединены соответственно с R- u

S-входами одноименных RS-триггеров группы, а блок контроля выполнен на счетчиках, О-триггере, дешифраторе, повторителе, элементе И и элементе ИЛИ, выходы разрядов. кроме последнего, первого счетчика соединены с соответствующими входами дешифратора, первый выход которого соединен с первым входом элемента И, выход последнего разряда первого счетч «а соединен с первым входом зле лента ИЛИ, первый и второй выходы второго счетчика соединены со вторыми входами соответственно элемента И и элемента ИЛИ, прямой и инверсный выходы О-триггера соединены соответственно с третьим входом элемента

И и информационным входом О-триггера, счетный вход первого счетчика, С-вход Отриггера. обьединенные установочные входы D-триггера и второго счетчика и объединенные вход повторителя, установочный вход первого счетчика и счетный вход второго счетчика являются соогветственно первым входом, вторым входом и первым выходо л, третьим и четвертым входами блока, выход повторителя, выход элемента

И, второй выход дешифратора и выход элемента ИЛИ являются соответственно вторым, третьим, четвертым и пятым выходами блока.

На фиг.1 представлена функциональная схема преобразователя; на фиг.2 — функциональная схема блока контроля; íà фиг.3-5

55 представлены временные диаграммы, иллюстрирующие работу преобразователя.

Преобразователь содержит генератор 1 тактовых импульсов, выход которого соединен с первым синхронизирующим входом блока 2 контроля, формирователи 3 униполярного кода, входы которых являются соответственно информационными входами 4 преобразователя, первый и второй выходы соединены с соответствующими первыми и вторыми информационными входами мультиплексора 5 первый и второй выходы мультиплексора 5 соединены соответственно с информационным и вторым синхронизирующим входом блока 2 контроля, первый и второй выходы которого соединены соответс твенно с информационным и тактовыми входами регистра 6 сдвига, первый и второй выходы ко горого являются соответственно информационным 7 и адресным 8 выходами преобразователя, третий выход блока 2 контроля является управляющим выходом преобразователя, первый счетчик 10 импульсов, выходы которого соединены с соответствующими адресными входами дешифратора 11, первый выход которого и четвертьн1 выход блока 2 контроля соединены соответственно с первым и вторыми входами элемента И 12. элемента ИЛИ 13, первый одновибратор 14, инверсный выход которого соединен с входом второго одновибратора 15, и вгорой счетчик 16 импульсов.

Выходы группы RS-триггеров 17 являются вторыми информационными выходами 18 преобразователя. В 1ходы второго счетчика

16 импульсов соединены с управляющими входами муль гиплексора 5 и вторыми адресными входами дешифратора 11, вторые выходы дешифратора 11 соединены с первыми входами сао Teer ñòâór0ùèõ элементов И первой 19 и второй 20 групп, вторые входы эле лентов .". первой 19 и второй 20 групп и

S-вход RS-григгера 21 подключены к третьему выходу блока 2 контроля, пятый выход которого соединен с вторыми входами элемен ов И в арой группы и с первьял входом элемента ИЛИ 13. второй вход и выход которо;а подключены соответсгвенно к выходу элемента И 12 и входу первого аднозибра1ора 14, выход второго одновибратара 15 соединен с синхровходом второго счетчика 16, входом сброса блока 2 контрол- L1 установочным входом первого счетчика

10, счетный выход которого соединен с инверсным выходом RS-триггера 21, R-вход которога подключен к четвертому выходу блока 2 контроля, выходы элементов И первой 19 и второй 20 групп соединены соответственно с R- u S-входами одноименных

Р6-триггеров 17 группы.

2001522

Выходы разрядов, кроме последнего, первого счетчика 22 соединены с соответствующими входами дешифрагора 23, первый выход которого соединен с первым входом элемента И 24, выход последнего разряда первого счетчика 22 соединен с первым входом элемента ИЛИ 25, первый и второй выходы второго счетчика 26 соединены со вторыми входами соответственно элемента

И 24 и элемента ИЛИ 26, прямой и инверсный выходы D-триггера 27 соединены соответственно с третьим входом элемента И 25 и информационным входом О-триггера 27, счетный вход первого счетчика 22, С-вход

0-триггера 27, объединенные входы D-триггера 27 и второго счетчика 26 и объединенные вход повторителя 28, установочный вход первого счетчика 22 и счетный вход второго счетчика 26 являются соответственно первым входом, вторым входом и первым выходом, третьим и четвертым входами блока 2 контроля. выход повторителя 28. выход элемента И 24, второй выход дешифратора

23 и выход элемента ИЛИ 25 являются соответственно вторым, третьим, четвертым и пятым выходами блока 2 контроля.

Устройство реализовано для К = 2, n = 4.

В качестве элементной базы использованы микросхемы 564, 556.

ПЗУ программируется согласно табл, истинности, в зависимости от количества передаваемых слов по обрабатываемому каналу биполярного кода. При этом логическая единица программируется на выходе

ПЗУ только при состоянии адресных входов соответствующих требуемому количеству слов, переданных по обрабатываемому каналу. При остальных состояниях адресных входов, на выходе ПЗУ программируется логический ноль, Вторые информационные сигналы с выходов 18 используются для индикации исправной работы каналов биполярного кода, Устройство работает следующим образом. После подачи питания на выходах второго двоичного счетчика 16 формируется один из адресов обрабатываемых каналов 4, которые поступают на управляющие входы многоканального мультиплексора 5 и соответственно на входы дешифратора 11 (фиг.1). На входы каждого из формирователей 3 поступают сигналы соответствующего канала биполярного кода. Формирователи 3 преобразуют информацию в виде биполярного кода в последовательный униполярный, причем на первых выходах данных формирователей формируются последовательности информационных импульсов положительной полярности, на вторых выходах формируются последовательности

55 импульсов синхронизации также положительной полярности (32 импульса положительной полярности со скважностью два).

Частота импульсов синхронизации и пауза между следующими друг за другом данными импульсными последовательностями определяются частотой и длительностью паузы сигналов, поступающих из каналов бипоRApHoI0 кода. Таким образом, в зависимости от кода на управляющих входах мультиплексора 5 на второй и четвертый входы блока 2 контроля поступают импульсы информации и синхроимпульсы одного из формирователей 3, В блоке 2 контроля осуществляется проверка параметров входной информации. Одновременно производится запись информации в регистр сдвига

6. На выходе данного регистра формируется преобразованное в параллельный код тридцатидвухразрядное слово 7 и 8, в котором восемь разрядов 8 являются адресными, а двадцать четыре разряда 7 являются разрядами данных, В блоке контроля с помощью генератора 1 осуществляется также измерение длительности паузы между следующими друг за другом словами, в течение которой на третьем и четвертом выходах блока 2 контроля формируется управляющий сигнал "Конец преобразования" 9 и сигнал "Установка".

Наличие данных сигналов, следующих друг за другом, изменяет состояние триггера 21, что приводит к изменению состояния счетчика 10 (по положительному перепаду напряжения). По сигналу "Конец преобразования" с выхода 9 преобразователя разрешается использование преобразованной информации с выходов 7 и 8.

Одновременно сигнал "Установка" поступает на первый вход первого элемента И

12. Установка на счетчике 10 двоичного кода, значение которого на единицу превышает количество слов с различными адресами для обрабатываемого канала биполярного кода, приводит к появлению на первом выходе дешифратора 11 также логической единицы. На выходе первого элемента И 12 и элемента ИЛИ 13 появляется сигнал логической единицы, что приводит к запуску первого 14 и второго 15 одновибраторов. По сигналу с выхода второго одновибратора 15 происходит изменение состояния второго двоичного счетчика 16, что в свою очередь приводит к переключению мультиплексора

5. Устройство приходит к обработке очередного канала биполярного кода. Однако перед началом обработки осуществляется установка начального состояния блока контроля 2 и первого двоичного счетчика 10 по сигналу с выхода второго одновибратора 15, 2001522 поступающего на входы сброса данных узлов, следует отметить, что выходы со второго по (п 1) дешифратора 11 определяются выходными сигналами второго двоичного счет <ика 16, При обработке одного из п каналов биполярного кода на входы соответствующего элемента И из состава и элементов И первой группы 19 поступают как сигнал логической единицы с соответствующего выхода дешифратора 11, так и сигнал "Конец преобразования" 9, что приводит к установке в состояние логического нуля одного из триггеров, группы и триггеров 17, порядковый номер которого соответствует номеру обрабатываемого канала биполярного кода.

При отсутствии сбоев в каналах биполярного кода на выходах группы и триггеров

17, являющихся вторыми информационными выходами 18, присутствуют сигналы логического нуля, При наличии длительных сбоев информации в каналах биполярного кода (при обрыве линий связи 4 или отсутствии пауз между передаваемыми словами) на пятом выходе блока контроля появляется сигнал положительной полярности, который поступает на первые входы и элементов И второй группы 20, на вторые входы которых поступают сигналы соответствующих выходов дешифратора 11. В результате на выходе одного из элементов И, порядковый номер которого соответствует номеру обрабатываемого канала биполярного кода, появляется импульсный сигнал, устанавливая соответствующий триггер из состава группы и триггеров 17 в состояние логической единицы, что указывает на наличие сбоя или отказа обрабатываемого канала биполярного кода.

Одновременно сигнал с выхода элемента

ИЛИ 13 запускает одновибратор14„что приводит к начальной установке узлов данного устройства, которое переходит к обработке очередного канала биполярного кода.

В блоке 2 контроля (фиг,2) осуществляется проверка основных параметров входного последовательного униполярного кода. С помощью счетчика 22 и двоично-десятичного дешифратора 23 формируются сигналы управления преобразователем в паузе между принимаемыми с линий связи

4 словами. Длительность паузы составляет (4 — 8) Т, Сигналы управления с дешифратора

23 вырабатываются по сигналу с выхода генератора тактовых импульсов 1, поступающему на первый вход блока 2 контроля, Частота следования импульсов с генератора 1 соответствует скорости передачи сигналов по линиям связи 4. Контроль четности принимаемой информации осуществляется

55 триггером D-типа 27 по информационному сигналу, поступающему на второй (информационный) вход и первый выход блока контроля. По сигналу, поступающему на второй вход (сброса) блока 2 контроля, осуществляется установка в ноль триггера 27 и счетчика

26. Количество разрядов (импульсов) принимаемого слова подсчитывается с помощью счетчика 26 по сигналу синхронизации, поступающему на четвертый вход и через повторитель 28 на выход блока. Кроме того, импульсы синхронизации, поступая на установочные входы первого 22 двоичного счетчика, осуществляют установку начального (нулевого состояния) данного счетчика. С помощью повторителя 28 осуществляется необходимая задержка импульсов синхронизации относительно информационных импульсов, необходимая для устойчивости работы регистра сдвига 6 устройства. При наличии 32 импульсов синхронизации на четвертом входе блока контроля 2 и нечетном количестве информационных импульсов на втором входе блока, на втором и третьем входах элемента И 24 формируются сигналы логической единицы. Вторым импульсом с выхода генератора 1 (по окончании приема очередного слова) дешифратором 23 формируется сигнал окончания приема. Данный сигнал в виде логической единицы поступает на первый вход элемента И 24, на выходе которого формируется сигнал "Конец преобразования", являющийся третьим выходом блока контроля 2 и выходом 9 преобразователя, По окончании данного сигнала на втором выходе дешифратора 23 формируется сигнал "Установка", являющийся четвертым выходом блока контроля. Данный импульсный сигнал формируется третьим импульсом генератора 1.

При сбоях информации в каналах биполярного кода, вызванных обрывом линий связи 4, на втором и четвертом входах блока контроля 2 отсутствуют входные сигналы (присутствует сигнал нулевого уровня). При этом начинается заполнение счетчика 22 и при наличии m импульсов (например, 128) с выхода генератора 1, на пятом выходе данного счетчика, появляется сигнал, свидетельствующий об отказе обрабатываемого канала биполярного кода, Сбои информации в канале биполярного кода, вызванные отсутствием паузы между словами менее ЗТ, где Т вЂ” период следования импульсов в линиях связи 4, приводят к отсутствию сигнала начальной установки на третьем входе блока 2, что в свою очередь приводит к заполнени<о второго двоичного счетчика 26 и при наличии, например, 128 импульсов синхро12

2001522

20 низации на втором выходе данного счетчика появляется сигнал, свидетельствующий об отказе(сбое) обрабатываемого канала биполярного кода. Сигналы отказа с выходом первого 22 и второго 26 счетчиков через элемент ИЛИ 25 поступают на выход блока

2 контроля.

На фиг.3 приведена временная диаграмма работы преобразователя при отсутствии сбоев в линиях связи, поступающих на входы 4.

На фиг.4 приведена временная диаграмма при отсутствии пауз, при передаче массива слов пс входу W1, На фиг.5 приведена временная диаграмма при обрыве линии связи по входу Wg. Каждый из сигналов

W1, ... W поступает на входы 4, из линий связи, по двум проводам "а"", "б" (Р4, И/Б), Амплитуда импульсов V> = -Чь -5B. Следует отметить, что для обеспечения устойчивого

Формула изобретения

1. ПРЕОБРАЗОВАТЕЛЬ ПОСЛЕДОВАТЕЛЬНОГО БИПОЛЯРНОГО КОДА 6 ПАРАЛЛЕЛЬНЫЙ УНИПОЛЯРный код, содержащий генератор тактовых импульсов, выход которого соединен с первым синхронизирую цим входом блока контроля, формирователи униполярного кода, входы которых являются соответствующими информационными входами преобразователя, первый и вторые выходы соединены с соответствующими первыми и вторыми информационными входами мультиплексора, первый и второй выходы мультиплексора соединены соответственно с информационным и вторым синхронизирующим входами блока контроля, первый и второй выходы которого соединены соответственно с информационным и тактовым входами регистра сдвига, первый и второй выходы которого являются соответственно информационным и адресным выходами преобразователя, третий выход блока контроля является управляющим выходом преобразователя, первый счетчик импульсов, выходы которого соединены с соответствующими: адресными входами дешифратора, первый выход которого и четвертый выход блока контроля соединены соответственно с первым и вторыми входами элемента И, элемент ИЛИ, первый одновибратор, инверсный выход которого соединен с входом второго одновибратора, и второй счетчик импульсов, отличающийся тем, что, с целью повышения достоверности преобразователя при длительных сбоях входных сигналов биполярного кода, в преобразователь

ВВЕдены RS-триггер, группы элементов И и группа RS-триггеров, выходы которых asприема в регистр 6, импульсы синхронизации на втором выходе блока 2 контроля сдвинуты относительно импульсов информации (на первом выходе блока 2 контроля) на время задержки элемента 28, Таким образом. преобразователь обеспечивает повышение достоверности обработки входных сигналов при длительных сбоях информации в каналах биполярного кода за счет устойчивого переключения линий связи для дальнейшей обработки входной информации, дополнительного контроля биполярного кода. поступающего из линий связи, и формирования вторых информационных выходных сигналов о состоянии обрабатываемых каналов биполярного кода. (56) Авторское свидетельство СССР N:

1695511, кл, Н 03 М 9/00, 1989. ляются вторыми информационными выходами преобразователя, выходы второго счетчика импульсов соединены с управля25 ющими входами мультиплексора и вторыми адресными входами дешифратора,, вторые выходы дешифратора соединены с первыми входами соответствующих элементов И первой и второй групп, вторые

30 входы элементов И первой группы и $вход RS-триггера подключены к третьему выходу блока контроля, пятый выход которого соединен с вторыми входами элемен35 ОВ И ТО ОЙ Группы и с перВым Входом элемента ИЛИ, второй вход и выход которого подключены соответственно к выходу элемента И и входу первого одновибратора, выход второго одновибратора соеди40 нен с синхровходом второго счетчика, входом сброса блока контроля и установочным входом первого счетчика, счетный вход которого соединен с инверсным выходом RS-триггера,R-вход которого подклю45 чен к четвертому выходу блока контроля, выходы элементов И первой и второй групп соединен соответственно с R- u Sвходами одноименных RS-триггеров группы.

50 2. Преобразователь по п.1, отличающийся тем, что блок кон роля выполнен на счетчиках, О-триггере, дешифраторе, повторителе, элементе И и элементе ИЛИ, выходы разрядов, кроме последнего, пер55 вого счетчика соединены с соответствующими входами де шифратора, первый выход которого соединен с первым входом элемента И, выход последнего разряда первого счетчика соединен с первым входом элемента ИЛИ, первый и второй выхо13

2001522

14 ды второго счетчика соединены с вторыми входами соответственно элемента И и элемента ИЛИ. прямой и инверсный выходы

D-триггера соединены соответственно с третьим входом элемента И и информаци- 5 онным входом 0-триггера, счетный вход первого счетчика, С-вход О-триггера, объединенные установочные входы 0-триггера и второго счетчика и объединенные вход

10 повторителя, установочный вход первого счетчика и счетный вход второго счетчика являются соответственно первым входом, вторым входом и первым выходом, третьим и четвертым входами блока, выход повторителя, выход элемента И, второй выход дешифратора и выход элемента

ИЛИ являются соответственно вторым, третьим, четвертым и пятым выходами блока.

2001522

2001522

Qv2. 5

Составитель Б.Чистов

Редактор Т,Никольская Техред М,Моргентал Корректор М.Демчик

Заказ 3133

Производственно-издательский комбинат "Патент", г. Ужгород, ул,Гагарина. 101

2 (л

Тираж Подписное

НПО " Поиск" Роспатента

113035, Москва, Ж-35, Раушская наб„4/5

Преобразователь последовательного биполярного кода в параллельный униполярный код Преобразователь последовательного биполярного кода в параллельный униполярный код Преобразователь последовательного биполярного кода в параллельный униполярный код Преобразователь последовательного биполярного кода в параллельный униполярный код Преобразователь последовательного биполярного кода в параллельный униполярный код Преобразователь последовательного биполярного кода в параллельный униполярный код Преобразователь последовательного биполярного кода в параллельный униполярный код Преобразователь последовательного биполярного кода в параллельный униполярный код Преобразователь последовательного биполярного кода в параллельный униполярный код 

 

Похожие патенты:

Изобретение относится к вычислительной технике и может быть использованов системах передачи данных по цифровым каналам

Изобретение относится к области автоматики и вычислительной техники и может быть использовано при построении преобразователей , входящих в состав блоков сопряжения цифровых устройств с каналами связи

Изобретение относится к вычислительной технике и может найти применение в устройствах обмена информацией

Изобретение относится к технике связи, в частности, к технике передачи сигналов с использованием кодов вида ЗВ4В, и может использоваться при разработке цифровых систем передачи информации по электрическим и оптическим кабелям, Целью изобретения является повышение помехоустойчивости за счет минимизации коэффициента размножения ошибок

Изобретение относится к вычислительной технике и может быть использовано в кодирующих устройствах, а также в цифровых моделирующих и вычислительных системах как общего, так и специального назначения

Изобретение относится к вычислительной технике и может быть использовано в многоканальных системах обработки цифровой информации

Изобретение относится к вычислительной технике и может найти применение в системах передачи информации

Изобретение относится к вычислительной технике и может быть использовано в системах преобразования цифровых данных и их передачи по широкополосным каналам

Изобретение относится к автоматике и вычислительной технике и предназначено для выполнения операции преобразования параллельного кода в последовательный код сообщения с программируемой длительностью паузы начала преобразования после запуска преобразователя и программируемым форматом преобразования, формирования синхроимпульсов сопровождения сообщения, трех битов состояния и контрольного бита четности с обеспечением программной возможности вставки его в конец сообщения и может быть использован при построении контроллеров локальной сети

Изобретение относится к вычислительной технике и предназначено для выполнения операции преобразования последовательного двоичного кода в параллельный код

Изобретение относится к цифровой вычислительной технике и может быть использовано в процессорах ЭВМ и в устройствах цифровой автоматики

Изобретение относится к вычислительной технике

Изобретение относится к автоматике и вычислительной технике и предназначено для использования в цифровых системах обмена массивами данных между устройствами

Изобретение относится к вычислительной технике и может быть использовано для преобразования биполярного трехуровневого последовательного кода в однополярный параллельный код

Изобретение относится к вычислительной технике и может найти применение в радиолокационных станциях одновременного сопровождения по дальности путем математического стробирования больщого количества объектов различной протяженности и в других системах цифровой обработки сигналов с различным целевым назначением

Преобразователь последовательного биполярного кода в параллельный униполярный код, биполярный код, биполярное состояние

Наверх