Преобразователь уровня напряжения

 

Изобретение относится к интегральным микросхемам , построенным на базе комплементарных МОП-транзисторов (КМОП), а более конкретно к КМОП-преобразователям уровня напряжения Сущность изобретения преобразователь уровня напряжения содержит р-канальный МОП-транзистор 1 и n-канальный МОП-транзистор 2. стоки которых соединены с-выходом 3 преобразователя n-канальный МОП-транзистор 4, исток которого связан с входом 5 преобразователя и с затвором МОП-транзистора 2, сток подключен к затвору МОП-транзистора 1, подложка соединена с отрицательной клеммой 6 источника питания, а затвор связан с источником 7 опорного напряжения р-канапьмыи МОП-транзистор 8. затвор которого соединен с выходом 3 преобразователя сток - с затвором МОП-транзистора 1, а исток - с положительной клеммой 9 источника питания при этом затвор р-канального МОП-транзистора 10 соединен с затвором МОП-транзистора 1. исток - с положительной клеммой 9 источника питания, а сток подключен к стоку n-канального МОП-транзистора 11 и к выходу 3 преобразователя, затвор МОП -транзистора 11 соединен с входом 5 преобразователя а исток - с отрицательной клеммой б источника питания , к которой также подключен исток л-канального МОП-транзистора 12, сток которого соединен с истоком МОЛ-трзЛзистора 2, а затвор - с выходом схемы 13 задержки и с затвором р-канального МОП-транзистора 14, сток которого связан с истоком МОП-транзистора 1, а истокс положительной клеммой 9 источника питания, причем вход схемы 13 задержки соединен с выходом 3 преобразователя 4 ил.

ОПИСАНИЕ ИЗОБРЕТЕНт

К ПАТЕНТУ

Комитет Российской Федерации по патентам и товарным знакам (21) 5016344/21 (22) 28.10.91 (46) 30.11.93 Бюп. Ма 4344 (71) Научно-производственный кооператив "Аксон" (72) Шумков И.Е„Кокорин 8.В„. Серебренников В.Н.: (73) Научно-производственный кооператив "Аксон" (54) ПРЕОБРАЗОВАТЕЛЬ УРОВНЯ НАПРЯГ(ЕНИЯ (57) Изобретение относится к интегральным: микросхемам, построенным на базе комплементарных

МОП-транзисторов (КМОП), а более конкретно к

KMOA-преобразователям уровня напряжения.

Сущность изобретения: преобразователь уровня напряжения содержит р-канальный МОП-транзис. тор 1 и и-канальный МОП-транзистор 2, стою которых соединены с выходом 3 преобразователя, и-канальный МОП-транзистор 4, исток которого связан с входом 5 преобразователя и с затвором

МОП-транзистора 2, сток подключен к затвору

МОП-транзистора 1, подложка соединена с отрицательной клеммой 6 источника питания, а затвор (19) RU (11) 2004073 l (51) 5 Н03К19 0175 НОЗК19 094 связан с источником 7 опорного напряжения, р-канальный МОП-транзистор В, затвор которого соединен с выходом 3 преобразователя, сток — с затвором МОП-транзистора 1, а исток — с положительной клеммой 9 источника питания, при этом затвор р-канального МОП-транзистора 10 соединен с затвором МОП-транзистора 1, исток — с положительной клеммой 9 источника питания, а сток подключен к стоку и-канального МОП-транзистора 11 и к выходу 3 преобразователя, затвор МОП -транзистора 11 соединен с входом 5 преобразователя а исток — с отрицательной клеммой 6 источника питания, к которой также подключен исток р-канального МОП-транзистора 12, сток которого соединен с истоком МОП-транзистора 2, а затвор — с выходом схемы 13 задержки и с затвором р-канального

МОП-транзистора 14, сток которого связан с истоком MOll-транзистора 1, а исток- с положительной клеммой 9 источника питания, причем вход схемы

13 задержки соединен с выходом 3 преобразователя. 4 ил.

2004073

Изобретение относится к интегральным микросхемам, построенным на базе комплементарных МОП-транзисторов (КМОП), а более конкретно к КМОП-преобразователям уровня напряжения, 5

Схемы преобразователей уровня напряжения предназначенные для формирования выходного сигнала с напряжениями высокого 0он и низкого Uoi уровней, отличных от соответствующих значений для входного напряжения (Uii-i и йД, при этом амплитуда сигнала на выходе преобразователя уровня напряжения может существенно превышать амплитуду входного сигнала, Один из наиболее распространенных случаев применения КМОП-преобразователей уровня напряжения — это схемы сагласованил ТТЛсхем и КМОП ИМС (в этом случае Uii 5+0,8

В; йн + 2,4 В; Uoi. ОВ; Сон=+ Vcc, где

+Vcc — напряжение питанил КМОП ИМС, Vññ 4-5, +9, +12 В ...).

Известна наиболее простая схема преобразователя уровня напряжения, реализуемая на двух КМОП-транзисторах — схема

КМОП-инвертора (фиг. 1), у которой крутиз- » на и-канального МОП-транзистора (VTz) значительно превышает крутизну р-канального

МОП-транзистора (Чп). Отношение значений крутизны этих транзисторов выбирают таким, чтобы при входном напря>кении высокого уровня Uji-i открытый и-канальный транзистор Vn полностью "шунтировал" частично открытый р-канальный транзистор

VTl, т.е, выходное напряжение при этом было близко к нул о (Vss) Щ Такая схема пре- З5 образователя уровня напряжения, .обладая предельной простотой, имеет недостатки, а именно большой статический ток потребления при входном напря>кении высокого уровнл и низкое быстродействие. так как допускает работу только при низких частотах входного напря>кения. Первый недостаток связан с тем, что входное напряжение высокого уровня UiH может отличаться от напряжения питания КМОП ИМС +Vcc на 15 величину, превышающую абсолютное значение порогового напряжения р-канального МОП-транзистора (Огаты). В этом случае р-канальный МОП-транзистор (VT>) не будет полностью закрыт и через него и через полностью открытый и-канальный транзистор VT2 протекает большой статический ток потребления lcc. Для случая согласованил ТТЛ вЂ” КМОП величина lcc тем больше, чем больше напряжение питания +асс.

Наиболее близким по технической сущности к изобретению является преобразаватель уровня напряжения, содержащий первый р-канальный MOll-транзистор и второй и-канальный МОП-транзистор. стоки которых соединены между собой и с выходом устройства, третий и-канальный МОП-транзистор, исток которого связан с входом устройства и с затвором второго

МОП-транзистора, сток подключен к затвору первого МОП-транзистора, подложка соединена с отрицательной клеммой источника питания и с истоком второго

МОП-транзистора, а затвор связан с источником опорного напряжения, четвертый рканальный МОП транзистор, затвор которого соединен с выходом устройства, сток — с затвором первого МОП-транзистора, а исток — с положительной клеммой источника литания и с истоком первого

МОП-транзистора (2).

В этом преобразователе устранен первый недостаток схемы, показанной на фиг.

1. В схему добавления еще одна пара КМОПтранзисторов. Кроме того, требуется специальный формирователь опорного напряжения VpEE. В основе схемы имеется все тот же КМОП-инвертор с соотношением, составленным транзисторами Чтб и VTi;, причем и-канальный МОП-транзистор (VTi;) по-прежнему значительно мощнее р-канальнога (VTs). Такое >ке отношение имеют величины крутизны транзисторов VT4 и Чтз (Чт4 много мощнее Чтз), Напряжение

V "i;Ep необходимо выбирать таким, чтобы при минимальном входном напряжении высокого уровня Цн и-канальный МОП-тран зистор VT4 был бы полностью закрыты, а при максимальном входном напряжении низкого уровня U "iL этот же транзистор был бы полностью открыт, В последнем случае Чт4 должен шунтировать открытый р-канальный транзистор VTz, обеспечивал формирование на затворе транзистора VT низкого напряжения. При поцаче на вход схемы напряжения высокого уровня Цн открывается и-канальный МОП-транзистор VTg, что обеспечивает переход выходного напря>кения на уровень, близкий K Vgg. При этом р-канальный МОП-транзистор чтз оказывается открытым, и через него затвор р-канального

МОП-транзистора VTg заряжается до напряжения Vgp (входной и-канальный MOllтранзистор VT4 в этом случае закрыт). Таким образом, транзистор Чтв оказывается полностью закрытым при входном напряжении высокого уровня UiEi независимо от того, какова величина этого напряжения, т,е, эта схема имеет низкий статический ток потребления, характерный для КМОП-схем.

Недостатком этой схемы преобразователя уровня напряжения также является низкое быстродействие, которое, как и в случае схемы, представленной на фиг. 1, 2004073 обусловлено "несимметрией" составляющих их р- и п-канальных МОП-транзисторов (Чт1 и Чтг — на фи г, 1; Чтэ и Чтв — на фиг. 2), Неравенство значений крутизны этих транзисторов приводит к искажению формы им.пульса выходного напряжения по сравнению с входным напряжением (см. временные диаграммы на фиг. 3). Это искажение проявляется в виде двух признаков: неравенство времени задержки включения

tpLH и времени задержки выключения tpHL выходного напряжения {1о н» тонД; время нарастания выходного напряжения tov много больше. времени его спада top (top» 1о ).

Первый признак (tpLQ» tpgL) связан с тем, чта выходное напряжение не начинает нарастать до тех пор, пока полностью не закроется и-канальный МОП-транзистор (VT2 или Чтэ), Таким образом, время спада входного напряжения tip полностью входит во время задержки tpLH. В то же время, когда входное напряжение не намного превышает пороговое напряжение и-канального

МОП-транзистора (VT2, Чтэ), выходное напряжение начинает спадать..Следовательно, только незначительная часть времени нарастания входного напряжения trav .дает вклад во время задержки выключения tpHL и, как итог, tpLtl» tpgL. Второй призйак обусловлен просто большим сопротивлением открытого р-канального МОП-транзистор а (Чт," Чтэ) и о сравнению с сопротивлением открытого и-канального

МОП-транзистора. Зарядка емкости нагрузки CL до напряжения Vpp (нарастание выходного напряжения) происходит через р-канальный МОП-транзистор, а разрядка да V» (спад выходного напряжения) — через и-канальный транзистор. Большее сопротивление дает большее время перехода. Отсюда tov» tof, что приводит к еще большему искажению формьг импульса напряжения в последующих узлах KMOll ИМС, Целью изобретения является повышение быстродействия преобразователя уровня напряжения. .Цель достигается т:=м, что в преобразователь уровня напряжения, содержащий первый р-канальный MOll-транзистор и второй и-канальный МОП-транзистор, стоки которых соединены между собой и с выходом устройства, третий п-канальный МОПтранзистор, исток которого связан с входом устройства и с затворам второго МОП-транзистора, сток подключен к затвору первого

МОП-транзистора, подложка са динена с отрицательной клеммой источника питания, а затвор. связан с источником опорного напряжения, четвертый р-канальный МОПтранзистор, затвор которого соединен с выходом устройства, сток — с затвором первого

МОП-транзистора, а исток — с положительной клеммой источника питания, введены четыре КМОП-транзистора и схема задержки, причем затвор пятого р-канального

MOll-транзистора соединен с затвором первого МОП-транзистора, исток — с положи"0 тельной клеммой источника питания, а сток подключен к стоку шестого и-канального

МОП-транзистора и к выходу устройства, затвор шестого МОП-транзистора соединен с входами устройства, а исток — с отрицательной клеммой источника питания, к которой также подключен исток седьмого и-канального MOll-транзистора, сток которого соединен с истоком второго МОП-транзистора, а затвор — с выходом схемы задержки и с затвором восьмого р-канального МОП-транзистора, сток которого связан с истоком первого МОП-транзистора, а исток — с положительной клеммой источника питания, вход схемы задержки соединен с выходом

2-" устройства.

В результате сравнительного анализа в известных технических решениях не выявлены признаки, сходные с признаками, отличающими "àÿâëåííîå техническое решение от прототипа, поэтому свойства заявленного технического решения не совпадает со свойствами известных решений.

На фиг, 4 показана принципиальная схема одного из вариантов предлагаемого преобразователя уровня напряжения, Преобразователь содержит р-каналь-, ный МОП-транзистор 1 и и-канальный МОПтранзистор 2, стоки которых соединены между собой и с выходом 3 преобраэовате40 ля, и-канальный MOll-транзистор 4, исток которого связан с входом 5 преобразователя и с затвором МОП-транзистора 2, сток подключен к затвору МОП-транзистора 1, подложка соединена с отрицательной клем45 мой б источника питания, а затвор связан с источником 7 опорного напряжения, р-канальный МОП-транзистор 8, затвор которого соединен с выходом 3 преобразователя, сток — с затвором МОП-транзистора 1, а исток — с положительной клеммой 9 источника питания, при этом затвор р-канального

МОП-транзистора 10 соединен с затвором

МОП-транзистора 1, исток — с положительной клеммой 9 источника питания, а сток подключеч к стоку и-канального МОП-транзистора 11 и к выходу 3 преобразователя, затвор МОП-транзистора 11 соединен с входом 5 преобразователя, а исток — с отрицательной клеммой 6 источника питания, к

Г которой также подключен исток и-клналь2004013 ного МОП-транзистора 12, сток которого соединен с истоком MOIL-транзистора 2, а затвор — с выходом схемы 13 задержки и с затвором р-канального MOIL-транзистора

14, сток которого связан с истоком МОПтранзистора 1, а исток — с положительной клеммой 9 источника питания, причем вход схемы 13 задержки соединен с выходом 3 преобразовался.

Преобразователь работает следующим образом;

При входном напряжении низкого уровня Ult. открыты транзисторы 4 и 1, на выходе появляется напряжение высокого уровня

Upo. Схема.13 задержки. передает это напряжение на затвор и-канального МОПтранзистора 12, вследствие чего этот транзистор открыт. Однако транзистор 2 за15

20 крыт, на его затворе присутствует напряже me UiI. Если на вход 5 преобразователя поступает напряжение высокого уровня UtH, открывается транзистор 2 и выходной узел

oUtpUt разряжается до напряжения, блиэкого к V><, через открытые и-канальные транэисторы 2 и 12.(они по-прежнему много мощнее р-канального транзистора 1). Когда процесс установления напряжения Vs> на выходе преобразователя заканчивается «ерез время t, схема 13 задержки. передает напряжение V s на затвор транзистора 12 и тем .самым и закрывает этот транзистор.

Цепь, связывающая. узел output с отрицательной клеммой.6 источника питания, ока35 зывается разорванной.

При подаче на вход 5 преобразователя напряжения низкого урорня и-канальные транзисторы не препятствуют нарастанию выходного напряжения и времена задержки

40 включения и выключения могут иметь близкие значения (toI yi сон ).

Последовательно с р-канальным МОПтранзистором 1 соединен транзистор 14, затвор которого так же, как и у и-канального транзистора 12, соединен с выходом схемы 45

13 задержки. P-канальный МОП-транзистор

10, обладающий много меньшей крутизной, чем последовательно соединенная пара транзисторов 2 и 12 и меньшей крутизной, чем отдельно взятый транзистор 11, поддерживается в статическом состоянии иапряжение высокого уровня Vop на выходе 3 преобразователя. N-канальный МОП-транзистор 11, чья крутизна много меньше крутизны последовательно соединенной пары мощных р-канальных транзисторов 1 и 14, поддерживает в статике выходное напряжение низкого уровня, равное Vs>. Транзисторы 10 и 11 ввиду своей малой мощности не влияют на процессы переключения выходного напряжения схемы. Когда это переключение заканчивается, что.через время t схема 13 задержки закрывает при включении мощный р-канальный МОП-транзистор

14, а при выключении мощный и-канальный

МОП-транзистор 12. Таким образом, цель. мощных р-канальных МОП-транзисторов 14 и 1 не может помешать процессу разрядки емкости нагрузки через и-канальные транзисторы 2 и 12 при выключении выходного напряжения. Цепь мощных и-канальных

МОП-транзисторов 2 и 12 не мешает процессу нарастания выходного напряжения при зарядке емкости нагрузки через мощные р-канальные МОП-транзисторы 1 и 14.

Следовательно, предлагаемая схема преобразователя уровня напряжения не влечет за собой никаких ограничений на величины крутизны выходны:,< КМОП-транзисторов 1, 14 и 2, 12. Крутизна этих транзисторов может быть оптимизирована с точки зреиия максимального повышения быстродействия схемы преобразователя уровня напряжения. При этом как и-канальные (2 и 12), так и р-канальные (1 и 14) МОП-транзисторы могут быть сделаны одинаково мощными и, таким образом, может быть обеспечена высокая нагрузочная способность схемы преобразователя уровня напряжения. (56) 1. Патент США N. 4694202, кл. Н 03 К 19/092, 1984.

2. Патент США M 4490633., кл. Н 03 К 19/094, 1981.

26040

Формула изобретения

ПРЕОБРАЗОВАТЕЛЬ УРОВНЯ НАПРЯЖЕНИЯ, содержащий первый р-канальный и второй и-канальный МОП-транзисторы, стоки которых соединены с выходной 5 клеммой преобразователя, третий и-канальный МОП-транзистор, исток которого соединен с входной клеммой преобразователя и с затвором второго и-канального

МОП-транзистора, а сток — с затвором пер- 10 вого р-канального МОП-транзистора, подложка соединена с отрицательной клеммой источника питания, а затвор - с источником опорного напряжения, четвертый р-канальный МОП-транзистор, затвор которого 15 соединен с выходом преобразователя, сток

- с затвором первого р-канального МОПтранзистора, а исток - с положительной клеммой источника питания, отличающий«2G ся тем, что в него введены две пары комплементарных МОП-транзисторов и элемент

73 10 задержки, причем затвор пятого р-канального МОП-транзистора соединен с затвором первого р-канального

МОП-транзистора, исток - с положительной клеммой .источника питания, а стокса стоком шестого и-канального МОПтранзистора и сыходной клеммой преобразователя, затвор шестого п-канального

МОП-транзистора соединен с входной клеммой преобразователя, а исток - с отрицательной клеммой источника питания, с которой соединен исток седьмого и-канального МОП-транзистора. сток которого соединен с истоком второго и-канального

МОП-транзистора, а затвор - с выходом элемента задержки и затвором восьмого рканального МОП-транзистора, сток которого соединен с истоком первого р-канального МОП-транзистора, а исток - с положительной клеммой источника питания, вход элемента задержки соединен с выходной клеммой преобразователя.

2004013

Составитель И.Шумков

Техред М.Моргентал Корректор M.Максимишинрц

Редактор Т.10рчикова

Тираж Подписное

НПО "Поиск" Роспатента

113035, Москва, Ж-35, Раушская наб,. 4/5

Заказ 3328

Производственно-издательский комбинат "Патент", г, Ужгород, ул.Гагарина. 101