Устройство для возведения в квадрат и извлечения квадратного корня

Авторы патента:

G06F7/552 - для возведения в степень или извлечения корня

Изобретение относится к вычислительной технике и может быть использовано в цифровых функциональных преобразователях и в цифровых вычислительных машинах Цепью изобретения является повышение быстродействия. Устройство для возведения в квадрат и извлечения квадратного корня содержит генератор 1 импульсов, делитель 2 частоты, элемент И 3, счетчик 4, сумматор 5, регистр 6. два коммутатора 7,8, компаратор 9 и триггер 10. 2 2 Устройство реализует закон (ач-1) а +2аа+1. 1 ил.

<в> ЩУ <1п (51) 5 G 06 F 7 5Я

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ПАТЕНТУ

ЬЭ

СР

nfl

4И

О1

Комитет Российской Федерации по патентам и товарным знакам (21) 4663412/24 (22) 1201.89 (46) 30.12.93 Бюл. М 47-48 (71) Самарский государственный технический университет (72) Олейников ВА (73) Самарский государственный технический университет (54) УСТРОЙСТВО ДЛЯ ВОЗВЕДЕНИЯ В

КВАДРАТ И ИЗВЛЕЧЕНИЯ КВАДРАТНОГО

КОРНЯ (57) Изобретение относится к вычислительной технике и может быть использовано в цифровых функциональных преобразователях и в цифровых вычислительных машинах Цепью изобретения является повышение быстродействия Устройство для возведения в квадрат и извлечения квадратного корня содержит генератор 1 импульсов, делитель 2 частоты. элемент И 3, счетчик 4, сумматор 5, регистр

6, два коммутатора 7,8, компаратор 9 и триггер 10.

Устройство реализует закон (а+1) =а +2аа+1. 1 ил..

2 2

2005316

Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных и цифровых вычислительных приборах для обработки информации.

Известно устройство для возведения в квадрат по авт, св. N 898447. содержащее генератор импульсов, первый делитель частоты, вход которого подключен к генератору импульсов и соединен с входами второго и третьего делителей частоты, причем выходы разрядов третьего делителя частоты соединены с сигнальными входами ключей, подключенных управляющими входами к выходам распределителя импульсов, а выходами к входам элементов ИЛИ, соединенного выходом с входом счетчика. кодовый выход которого является выходом устройства. Распределитель импульсов соединен сигнальным входом с выходом второго делителя частоты, а управляющим входом с .выходом компаратора, первый вход которого является аналоговым входом устройства, а второй вход подключен через генератор линейно изменяющегося напряжения к выходу первого делителя частоты.

Недостатком известного устройства является невозможность извлечения квадратного корня.

Наиболее близким по технической сущности к изобретению является устройство для возведения в квадрат и извлечения квадратного корня, содержащее генератор импульсов, первый и второй элементы И, элемент задержки, счетчик, цифровой компаратор и сумматор с регистром, выполняющим функции накапливающего сумматора, а также первый и второй коммутаторы, делитель частоты, триггер, причем выход генератора импульсов соединен с входами первого и второго элементов И, на вторые входы которых подключены выходы соответственно триггера и компаратора, вторая группа входов которого подключена к выходу первого коммутатора, первая и вторая группы входов которого соединены с выходами счетчика и регистра соответственно, кроме того, они соединены соответственно с второй и первой группами входов второго коммутатора, первой и второй группами входов сумматора, выходы которого соединены с информационными входами регистра, выход второго элемента И соединен с 8-входом триггера, выход первого элемента И вЂ” со счетным входом счетчика и через линию задержки с входом делителя частоты, выход которого подключен к входу записи регистра. К входу обнуления устройства подключены входы установки нуля счетчика, регистра, делителя частоты и Sгера и входом установки в ноль счетчика, счетный вход которого соединен с выходом элемента И, первый и второй входы которого соединены соответственно с выходом триггера и генератора импульсов, выход второго коммутатора соединен с первым выходом устройства, вход задания режима которого соединен с управляющими входами первого и второго коммутаторов, выход компаратора соединен с вторым выходом уст45 ройства и R-входом триггера выход элемента И соединен с информационным входом делителя частоты, вход третьего слагаемого сумматора вЂ” с входом логической

"1" устройства.

На чертеже представлена блок-схема устройства для возведения в квадрат и извлечения квадратного корня.

Устройство содержит генератор 1 импульсов, делитель 2 частоты, элемент И 3, 55 счетчик 4, сумматор 5, регистр б. коммутатор 7, коммутатор 8, компаратор 9, триггер 10, Информационный вход устройства соединен с первым входом компаратора 9, второй вход которого соединен с выходом первого коммутатора 7, Первый

30 вход триггера, управляющие входы коммутаторов объединены и являются входами установки режима работы устройства, его выходами являются выходы триггера и второго коммутатора, его информационным входом вЂ” первая группа входов компаратора.

Недостатком данного устройства является недостаточное высокое быстродействие.

Целью изобретения является повышение быстродействия.

Цель достигается тем, что устройство для возведения в квадрат и извлечения квадратного корня содержит компаратор, триггер, элемент И, генератор импульсов, делитель частоты, счетчик, сумматор, регистр и два коммутатора, причем информационный вход устройства соединен с первым входом компаратора, второй вход которого соединен с выходом первого коммутатора, первый информационный вход которого соединен с выходом счетчика, входом первого слагаемого сумматора и первым информационным входом второго коммутатора, второй информационный вход которого соединен с входом слагаемого сумматора, вторым информационным входом пеового коммутатора и выходом регистра, информационный вход которого соединен с выходом сумматора, а вход записи вЂ” с выходом делителя частоты, вход сброса которого соединен с входом сброса регистра, управляющим входом устройства. S-входом триг 2005316

45 информационный вход последнего соединен с выходом счетчика 4, входом первого слагаемого сумматора 5 и первым информационным входом второго коммутатора 8, второй информационный вход которого соединен с входом второго слагаемого сумматора 5, вторым информационным входом первого коммутатора 7 и выходом регистра 6.

Информационный вход регистра 6 соединен с выходом сумматора 5, а вход записи вЂ” с выходом делителя 2 частоты, вход сброса которого соединен с входом сброса регистра 6, управляющим входом устройства, Sвходом триггера 10 и входом установки в ноль счетчика 4. Счетный вход счетчика 4 соединен с выходом элемента И 3, первый и второй входы которого соединены соответственно с выходом триггера 10 и генератора

1 импульсов, Выход второго коммутатора 8 соединен с первым выходом устройства, вход задания режима которого соединен с управляющими входами первого 7 и второго

8 коммутаторов, Выход компаратора 9 соединен с вторым выходом устройства и R-еходом триггера 10, выход элемента И 3 вЂ” с информационным входом делителя 2 частоты, вход третьего слагаемого сумматора 5вЂ” с входом логической "1" устройства, Работает устройство следующим образом.

После подачи на первый вход устройства кода исходного числа N и установки на третьем управляющем входе устройства потенциала, соответствующего возведению числа N в квадрат, на выход первого коммутатора 7 поступает сдвинутый на разряд в сторону уменьшения код счетчика 4 тактовых импульсов. При поступлении на второй вход устройства устанавливаются в нулевое состояние выходные коды счетчика 4 тактовых импульсов и оперативного регистра 6.

Одновременно тем же импульсом триггер

10 устанавливается в состояние, при котором его выходное напряжение, поступая на вход элемента И 3, разрешает прохождение импульсов генератора 1 на счетный вход счетчика 4. Так как сумматор 5 работает по закону А + В + 1, то по переднему фронту

30 управляющего импульса на выходе сумматора 5 будет (О+ О+ 1 = 1) 1, и в оперативном регистре 6 запоминается единица, с приходом первого импульса на выходах счетчика

4 формируется число а(1), с приходом второго импульса вЂ” число 2а (2). В момент, когда через делитель 2 частоты пройдет второй управляющий импульс для переписи содержимого оперативного регистра 6, в счетчике

4 устанавливается код, равный 2, в регистре

6 вЂ” равный 1 и на выходе сумматора 5 получают код, равный 4, Таким образом, устройство реализует закон (а + 1) = а + 2а + 1, т.е. на входы А сумматора 5 поступает 2а, на входы В вЂ” а, г а сумматор 5 реализует закон А + В + 1, на выходе сумматора находится число (а + 1) .

Вышеуказанные действия продолжаются до тех пор, пока не произойдет сравнивание входного кода счетчика 4, сдвинутого на разряд, с числом, возводимым в квадрат и поданным на А-входы цифрового компаратора 9. В результате на выходе компаратора

9 появляется сигнал, запрещающий работу счетчика 4.

В том случае, если необходимо извлечь квадратный корень иэ числа N, на управляющие входы коммутаторов 7 и 8 по третьему входу устройства поступает напряжение, переключающее коммутаторы 7 и 8, и на вход цифрового компаратора 9 поступает код, изменяющийся по закону а, в то время как код счетчика 4 тактовых импульсов равен 2а. Так как на входы коммутаторов попадает код счетчика 4, смещенный на разряд, то на выходе коммутатора 7 получают код, равный а, а на выходе коммутатора

8 вЂ” а. Поскольку цифровым компаратором 9 сравнивают Nса,,то на выходе коммутатора 8 получают код, равный ЧК, после того как на второй вход устройства поступает разрешающий импульс и выходной код сумматора 5 достигает N. (56) Авторское свидетельство СССР

N. 1386991, кл. G 06 F 7/552, 1986.

Авторское свидетельство СССР

М 1819014, кл. G 06 F 7/552, 1991.

2005316

Составитель В. Олейников

Редактор Т. Юрчикова Техред M.Ìîðãåíòàë Корректор М. Шароши

Заказ 3432

Тираж Подписное

НПО "Поиск" Роспатента

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г. Ужгород. ул.Гагарина, 101 формула изобретения

УСТРОЙСТВО ДЛЯ ВОЗВЕДЕНИЯ В

КВАДРАТ И ИЗВЛЕЧЕНИЯ КВАДРАТНОГО КОРНЯ, содержащее компаратор, триггер, элемент И, генератор импульсов, делитель частоты, счетчик, сумматор, регистр и два коммутатора. причем информационный вход устройства соединен с первым входом компаратора, второй вход которого соединен с выходом первого коммутатора, первый информационный вход которого соединен с выходом счетчика, входом первого слагаемого сумматора и первым информационным входом второго коммутатора, второй информационный вход которого соединен с входом второго слагаемого сумматора, вторым информационным входом первого коммутатора и выходом регистра, информационный вход которого соединен с выходом сумматора, а вход записи - с выходом делителя частоты, вход сброса которого соединен с входом сброса регистра. управляющим входом устройства, S-входом триггера и входОм уста5 новки в 0 счетчика, счетный вход которого соединен с выходом элемента И, первый и второй входы которого соединены соответственно с выходом триггера и генератора импульсов, выход второго ком10 мутатора соединен с первым выходом устройства, вход задания режима которого соединен с управляющими входами первого и второго коммутаторов, отличающееся тем, что, с целью повышения быстродейст15 вия, выход компаратора соединен с вторым выходом устройства и R-входом триггера, выход элемента И соединен с информационным входом делителя частоты, вход третьего слагаемого сумматора - с входом логической единицы устройства.

Изобретение относится к вычислительной технике и может быть использовано при построении высокопроизводительных специализированных ЭВМ, Целью изобретения является расширение класса решаемых задач за счет возможности воспроизведения корней степени m выше пятой

Устройство для возведения в квадрат @ -разрядных двоичных чисел // 1784977

Изобретение относится к вычислительной технике и может быть использовано в устройствах оперативной обработки информации

Устройство для деления // 1767498

Изобретение относится к вычислительной технике, а именно к арифметическим устройствам для реализации множительноделительных операций, универсальным и специализированным вычислителям

Устройство для извлечения корня // 1764051

Изобретение относится к цифровой вычислительной технике и может быть использовано в устройствах вычислительной техники для извлечения корня n-й степени из частотного сигнала

Устройство для вычисления модуля комплексного числа // 1753472

Изобретение относится к вычислительной технике и позволяет вычислить модуль комплексного числа в последовательном коде в двоично-десятичной системе счисления по приближенной формуле (a + 112b, b + 112a, a b, М

Устройство для извлечения квадратного корня // 1751752

Изобретение относится к вычислительной технике и может быть использовано в универсальных и специализированных вычислительных системах для аппаратной реализации операции извлечения квадратного корня из комплексного числа

Устройство для вычисления квадратного корня из суммы квадратов // 1751751

Устройство для возведения в степень // 1742818

Изобретение относится к вычислительной технике, предназначено для возведения в произвольную степень информационного сигнала, представленного в параллельном двоичном коде, и может быть использовано в геофизической аппаратуре для поиска и разведки газовых месторождений, а также для определения концентрации газа в различных технических средах и сооружениях

Функциональный преобразователь // 1732343

Изобретение относится к автоматике, измерительной и вычислительной технике и может быть использовано в специализированных вычислительных устройствах для вычисления функции от К аргументов, представленных одновременно начинающимися временными интервалами

Устройство для возведения в квадрат // 1725219

Изобретение относится к вычислительной технике и может быть использовано при конструировании и разработке специализированных и универсальных цифровых вычислительных машин

Способ и устройство вычисления квадратного корня // 2438160

Изобретение относится к вычислительной технике и может быть использовано в специализированных устройствах обработки информации

Устройство для вычисления модуля вектора // 2022340

Изобретение относится к вычислительной технике и может быть использовано в быстродействующих специализированных вычислителях

Устройство для вычисления функции // 2028661

Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных машинах и структурах

Устройство деления и извлечения квадратного корня // 2510072

Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных машинах в качестве арифметического блока. Техническим результатом является увеличение быстродействия, а также возможность реализации функции устройства для деления и устройства для извлечения квадратного корня в едином устройстве. Устройство позволяет производить операцию деления и извлечения квадратного корня в формате с плавающей точкой в соответствии со стандартом IEЕЕ 754 с одинарной и двойной точностью. Причем входные операнды могут быть представлены в формате с плавающей точкой как одинарной, так и двойной точности. Устройство содержит блок выделения степени и мантиссы входных операндов, схему управления 3-ступенчатым конвейером блока входных регистров, блок входных регистров, схему управления блока сумматоров и блока умножителей, блок умножителей, блок сумматоров, блок формирования результатов вычисления. 1 ил., 1 табл.

Устройство для вычисления элементарных функций // 2541197

Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных машинах и автоматизированных системах научных исследований, в частности, при вычислении функции вида (y/x)n. Техническим результатом является повышение быстродействия устройства. Устройство содержит сумматоры-вычитатели, регистры сдвига, блок элементов И, блок ограничения числа итераций, включающий сумматор-вычитатель, счетчик итераций, регистр и генератор серии импульсов. 1 ил., 1 табл.

Устройство для вычисления функции вида z=√x2 + y2 // 2625530

Изобретение относится к области вычислительной техники и предназначено для использования в специализированных вычислительных устройствах. Техническим результатом является повышение точности функционирования устройства. Устройство содержит счетчики, схему сравнения, блок управления, элементы И, делители частоты, элемент НЕ, блоки пересчета импульсов. 2 ил.