Устройство прямого дискретного преобразования

 

Изобретение относится к радиоэлектронике. Цель - упрощение устройства. Для этого устройство содержит блок 1 управления, блок 2 памяти, преобразователь 3 кодов номера косинусоиды и текущего значения в коды углов, преобразователь 4 кода угла в код синуса, накапливающий сумматор 5, преобразовать 6 кода угла в код арксинуса, сумматор 7, мультиплексор 9. 1 ил.

Изобретение относится к области построения дискретных преобразователей преимущественно на интегральных микросхемах с использованием запоминающих устройств для применения в системах цифрового радиовещания и звукового сопровождения телевидения в качестве преобразователей на передающей стороне.

Любое дискретное преобразование может быть представлено в обобщенном виде Y_к= X_ncosβ_к(n), где Y_k - значение k-й спектральной составляющей, IY_k I≅ 1; k, n ∈ { 0, 1, . . . , N-1} ; N - размерность преобразования; X_n - значение n-го отсчета сигнала, IX_n I ≅ 1; β_k(n) - некоторая дискретная функция - угол k-й косинусоиды, определяющая конкретное преобразование.

Цель изобретения - упрощение устройства.

На чертеже изображено устройство прямого дискретного преобразования.

Формирование арксинуса значений отсчетов сигнала производится с нормирующими коэффициентами B и С: BarcsinX/C, а формирование синуса - с нормирующим коэффициентом d: sind β^I , где β^I - значения функции угла в предложенном преобразовании.

При выборе коэффициентов B= 2/π , C= 1 и d= π/2 значение k-й спектральной составляющей Y'_k может быть представлено в виде Y = arcsinsinarcsinX_n+(n)+sin2/πarcsinX_n-(n).

Значения Y_k^Iиβ_k^I(n) связаны с исходными Y_kиβ_k(n) соотношениями Y = arcsinY_k и (n) = (n), Предлагаемое устройство содержит блок 1 управления, блок 2 памяти, преобразователь 3 кодов номера косинусоиды и текущего значения в коды углов, преобразователь 4 кода угла в код синуса, накапливающий сумматор 5, преобразователь 6 кода угла в код арксинуса и сумматор 7, причем синхровход 8 устройства соединен с синхровходами блока 1, выходы которого соединены с соответствующими входами блока 2 и преобразователя 3, а выходы блока 2 соединены попарно с первыми входами сумматора 7. Кроме того, вторые входы сумматора 7 соединены попарно с выходами преобразователя 3, выходы сумматора 7 соединены попарно с входами преобразователя 4, выходы которого соединены попарно с входами накапливающего сумматора 5. Выходы последнего попарно соединены с первыми входами мультиплексора 9, вторые входы которого соединены с информационными входами 10.1 . . . 10. m устройства. Выходы мультиплексора 9 соединены попарно с входами преобразователя 6, выходы которого соединены с информационными входами блока 2. Синхровход 8 устройства соединен с синхровходом накапливающего сумматора 5, знаковый вход преобразователя 3 соединен с соответствующим выходом блока 1 управления, дополнительный выход которого соединен с управляющим входом мультиплексора 9.

На чертеже m, q, l и p - число сигнальных проводов в шинах. Для обеспечения m-разрядной точности l= m+ 2+ q, p= m+2+2q и q= log₂N.

Функционирование устройства осуществляется следующим образом.

Коды значений сигнала через мультиплексор 9 поступают на вход преобразователя 6, где формируются коды значений арксинусов arcsinX/C , которые затем записываются в блок 2. Из блока 2 считываются значения арксинусов, записанные в предшествующей выборке. Преобразователь 3 по каждой паре кода номера косинусоиды К и кода текущего состояния n последовательно формирует коды значений углов β_k^Iиβ_k^I(n).

Блок 1 управления формирует последовательность пар кодов адресов текущего состояния и номеров косинусов (n, k): (o, k), (1, k), . . . , (N-1, K) и затем (0, K+1), (1, K+1), . . . , (N-1, K+1) и т. д. При этом код текущего состояния n соответствует адресам считывания из блока 2: n-у адресу в нечетном периоде и (n+N-1)-у адресу в четном периоде. Кроме того, блок 1 управления формирует сигнал начальной установки накапливающего сумматора 5, адресный сигнал мультиплексора 9, сигнал управления знаком S1 преобразователя 3 и сигналы управления для блока 2.

Сумматор 7 формирует код суммы соответствующих углов. Преобразователь 4 формирует выходной код значения sind(n)(d= ), который поступает в накапливающий сумматор.

По окончании суммирования код суммы поступает через мультиплексор 9 на вход преобразователя 6, выходы которого являются выходами устройства.

Преобразователь 6 работает сравнительно медленно: 2 N кодов за период. Быстродействие устройства определяется производительностью преобразователя 4: 2N² преобразований за период.

Преобразователь 3 может быть выполнен в виде ПЗУ и его декомпозиций либо как декомпозиция счетчиков. Преобразователь 6 может быть выполнен в виде ПЗУ. Преобразователь 4 может быть выполнен в виде ПЗУ или его декомпозиций.

Предложенное устройство не содержит умножитель, что определяет его упрощение по сравнению с прототипом, так как формирование кодов синусов и арксинусов осуществляется в преобразователях той же размерности, что и преобразователи прототипа.

Формула изобретения

УСТРОЙСТВО ПРЯМОГО ДИСКРЕТНОГО ПРЕОБРАЗОВАНИЯ, содержащее блок управления, блок памяти, сумматор, накапливающий сумматор, преобразователь кодов номера косинусоиды и текущего значения в коды углов и преобразователь кода угла в код синуса, причем синхровход устройства соединен с одноименными входами накапливающего сумматора и блока управления, первый, второй и третий выходы которого соединены соответственно с входом записи, входом чтения и входом старшего разряда адреса блока памяти, вход младших разрядов адреса которого соединен с четвертым входом блока управления и первым информационным входом преобразователя кодов номера косинусоиды и текущего значения в коды углов, второй информационный вход которого соединен с пятым выходом блока управления, с шестого по девятый выходы которого соединены соответственно с входом знака, входом разрешения и входом сброса преобразователя кодов номера косинусоиды и текущего значения в коды углов и входом начальной установки накапливающего сумматора, выход блока памяти соединен с первым входом сумматора, отличающееся тем, что, с целью упрощения, устройство содержит мультиплексор и преобразователь кода угла в код арксинуса, выход которого соединен с информационным входом блока памяти и является выходом устройства, вход преобразователя кода угла в код арксинуса соединен с выходом мультиплексора, первый и второй информационные и управляющий входы которого подключены соответственно к выходу накапливающего сумматора, информационному входу устройства и десятому выходу блока управления, выход преобразователя кодов номера косинусоиды и текущего значения в коды углов соединен с вторым входом сумматора, выход которого соединен с входом преобразователя кода угла в код синуса, выход которого соединен с информационным входом накапливающего сумматора.

РИСУНКИ

Рисунок 1