Обнаружитель активности канала в системе с дельта-модуляцией

 

Использование: в электросвязи, в частности в цифровых статических многоканальных системах связи. Сущность изобретения: обнаружитель активности канала в системе с дельта-модуляцией содержит детектор 1 мгновенных значений сигнала и суммирующий счетный блок 2, причем в состав детектора 1 мгновенных значений сигнала входят линия задержки 3, регистр сдвига 4, элементы И 5, 6, 7, элемент ЗАПРЕТ 8, триггер 9 и первый счетчик 10, а в состав суммирующего счетного блока входят счетчики 11 и 12 и элемент ИЛИ 13. 1 ил.

Изобретение относится к электросвязи и может быть использовано в аппаратуре каналообразования в цифровых статистических многоканальных системах связи.

Целью изобретения является повышение точности фиксации начала активности канала при передаче речевых сообщений.

На чертеже приведена структурная схема предлагаемого устройства.

Устройство содержит детектор мгновенных значений сигнала 1, суммирующий счетный блок 2, линию задержки 3, регистр сдвига 4 с числом ячеек, соответствующим количеству бит информации, которые поступают за 10 мс, первый элемент И 5, второй элемент И 6, третий элемент И 7, элемент ЗАПРЕТ 8, триггер 9, первый счетчик 10, второй счетчик 11, третий счетчик 12, элемент ИЛИ 13. При этом в детектор мгновенных значений сигнала 1 входят линия задержки 3, регистр сдвига 4, элемент ЗАПРЕТ 8, третий элемент И 7 и первый счетчик 10, RS-триггер 9, S-вход которого соединен с выходом первого элемента И 5, R-вход которого соединен с выходом второго элемента И 6, и первый счетчик 10. В суммирующий счетный блок 2 входят элемент ИЛИ 13, второй 11 и третий 12 счетчики, выходы которого соединены с соответствующими входами элемента ИЛИ 13.

Устройство работает следующим образом.

В исходном состоянии на выходах всех элементов устройства установлены уровни сигналов, соответствующие логическому "0". Канальный сигнал с дельта-модуляцией поступает на вход линии задержки 1, которая создает сдвиг между информационными импульсами сигналами и импульсными сигналами тактовой частоты, необходимый для окончания переходных процессов в регистре 4 при сдвиге информации, записанной в регистре. Поступающий на информационный вход регистра сдвига 4 импульсный сигнал логической "1" записывается в первую ячейку, затем содержимое регистра сдвигается на одну ячейку с приходом импульсного сигнала тактовой частоты.

Если на устройство поступила последовательно пачка импульсных сигналов, числом соответствующим минимально возможному уровню полезного сигнала, то минимальное число импульсных сигналов логической "1" в пачках при появлении полезной информации равно трем. На всех первых выходах регистра сдвига 4, подключенных к входам второго элемента И 6 появятся сигналы логической "1". В результате на выходе второго элемента И 6 появляется сигнал логической "1", который устанавливает RS-триггер 9 в состояние, при котором на его выходе формируется сигнал логической "1". Сигнал с выхода RS-триггера 9 подается на вход разрешения счета первого счетчика 10, второго счетчика 11, третьего счетчика 12, и устанавливает счетчик 11 в состояние, соответствующее приходу трех информационных импульсов.

После этого каждый информационный сигнал логической "1", проходя через третий элемент И 7, будет увеличивать содержимое второго счетчика 11 на единицу. Отсутствие сигналов с уровнем логической "1" на информационном входе устройства разрешает запись импульсов тактовой частоты в третий счетчик 12, что соответствует приходу пачки нулевых информационных сигналов. Счетчики 11 и 12 подсчитывают только те импульсные сигналы, которые поступают последовательно, так как с появлением сигнала на выходе элемента 7, соответствующего информационному импульсному сигналу логической "1", приводит к сбросу счетчика 12 в исходное состояние, а появление сигнала на выходе элемента 8, соответствующего информационному сигналу логического "0", приводит к сбросу счетчика 11. Таким образом, счетчики 11 и 12 фиксируют число импульсов в пачках сигналов логической "1" и логического "0", приходящих на выход устройства. Если число импульсов в какой-либо пачке превышает пороговое значение, установленное, исходя из возможной амплитуды преобразуемого в дельта-модуляторе гласного звука или звонкого согласного звука, то произойдет переполнение либо счетчика 11, либо счетчика 12, сигнал переполнения одного из счетчиков поступает на элемент ИЛИ 13, сигнал логической "1" на выходе которого свидетельствует об активном состоянии канала.

Если же в течение 10 мс, пока поступившая тройка сигналов логической "1" движется по регистру сдвига 4, не наступило переполнение счетчиков 11 и 12, происходит переполнение счетчика 10. Сигнал логической "1" с выхода счетчика 6 проходит на один из входов первого элемента И 5, на других входах которого уже присутствуют сигналы логической "1" с трех последних выходов регистра 4. Сформированный на выходе элемента 5 сигнал устанавливает RS-триггер 9 в состояние, соответствующее наличию сигнала логического "0" на его выходе. Сигнал с выхода триггера 9 запрещает работу счетчиков 10, 11 и 12, устанавливает счетчик 6 в исходное состояние, счетчики 11 и 12 сбрасывают первыми же пришедшими сигналами логического "0" и логической "1" соответственно.

Таким образом, введение дополнительно в детектор мгновенных значений сигнала регистра сдвига, третьего элемента И и первого счетчика позволило расширить функциональные возможности известного устройства и обеспечить точное фиксирование момента возникновения активности канала с дельта-модуляцией вне зависимости с каких звуков начинается дельта-модуляция речевого сообщения. Известное устройство фиксирует начало активности канала в 30% случаев с задержкой, так как именно такое количество слов русского языка начинается с глухих согласных звуков, предлагаемое устройство устраняет указанный недостаток и позволяет фиксировать начало активности канала точно в 100% случаях.

Формула изобретения

ОБНАРУЖИТЕЛЬ АКТИВНОСТИ КАНАЛА В СИСТЕМЕ С ДЕЛЬТА-МОДУЛЯЦИЕЙ, содержащий последовательно соединенные детектор мгновенных значений сигнала и суммирующий счетный блок, причем в состав детектора мгновенных значений сигнала входят линия задержки, элемент ЗАПРЕТ, RS-триггер, S-вход которого соединен с выходом первого элемента И, а также второй элемент И, отличающийся тем, что детектор мгновенных значений сигнала введены регистр сдвига, третий элемент И и первый счетчик, причем выход линии задержки соединен с информационным входом регистра сдвига, выходы последних трех ячеек которого соединены с соответствующими входами первого элемента И, а выходы первых трех ячеек регистра сдвига соединены с соответствующими входами второго элемента И, выход которого соединен с R-входом RS-триггера, выход которого соединен с V-входом и инвертирующим R-входом первого счетчика, выход которого соединен с соответствующим входом первого элемента И, при этом выход RS-триггера является выходом детектора мгновенных значений сигнала, первым и вторым дополнительными выходами и выходом информационных импульсов которого являются выход третьего элемента И, выход элемента ЗАПРЕТ и выход последней ячейки регистра сдвига, первый вход элемента ЗАПРЕТ, первый вход третьего элемента И и вход линии задержки соединены между собой и являются информационным входом детектора мгновенных значений сигнала, тактовым входом которого являются соединенные между собой вход сдвига информации регистра сдвига, вторые входы третьего элемента И и элемента ЗАПРЕТ и C-вход первого счетчика, а суммирующий счетный блок выполнен в виде второго и третьего счетчиков, выходы которого соединены с соответствующими входами элемента ИЛИ, выход которого является выходом сигнала активности канала, V-вход и вход установки в исходное состояние второго счетчика и V-вход третьего счетчика соединены между собой и являются входом суммирующего счетного блока, первым счетным входом которого являются соединенные между собой C-вход второго счетчика и R-вход третьего счетчика, а вторым счетным входом - соединенные между собой C-вход третьего счетчика и R-вход второго счетчика, при этом первый и второй дополнительные выходы детектора мгновенных значений сигнала соединены соответственно с первым и вторым счетными входами суммирующего счетного блока.

РИСУНКИ

Рисунок 1