Коммутационная матрица свч

 

Использование: в технике СВЧ для управления многолучевой антенной. Сущность изобретения: матрица содержит n горизонтальных и m вертикальных линий, образованных n m ячейками на двухзатворных полевых транзисторах, работающих в ключевом режиме. Ячейки первой горизонтальной линии связаны последовательно, а ячейки остальных (n - 1) горизонтальных линий и m вертикальных линий связаны между собой и входом устройства через введенные направленные ответвители. Управление ячейками осуществляют подачей на вторые затворы транзисторов ячеек соответствующих напряжений. 1 ил.

Изобретение относится к СВЧ-технике и может быть использовано для автоматического перераспределения информационных потоков между различными входами многолучевой антенны связных ИСЗ.

Известна коммутационная матрица СВЧ, в которой селективное переключение СВЧ-сигналов с заданного входа на заданный выход матрицы осуществляется парой направленных ответвителей, симметричных относительно диагонали матрицы [1] . Ответвители управляются pin-диодами. Матрица содержит поглощающие балластные нагрузки, включенные в ответвители. Онa сложна и осуществляет перераспределение информационных потоков между выходами с потерями мощности сигналов.

Наиболее близкой по технической сущности к предложенному устройству является коммутационная матрица, содержащая n горизонтальных и m вертикальных линий, связанных между собой направленными ответвителями и двухзатворными транзисторами. Причем согласованные нагрузки включены как в конце n горизонтальных линий, так и в начале n вертикальных линий. Коммутационная матрица имеет отдельные переключатели и отдельные усилители-компенсаторы потерь, усилители стоят в вертикальных и горизонтальных линиях, переключатели - в цепях направленных ответвителей, связывающих вертикальные и горизонтальные линии устройства. Устройство сложно и громоздко по конструкции.

Цель изобретения заключается в упрощении устройства.

Это достигается тем, что каждая ячейка содержит по два двухзатворных транзистора, истоки которых заземлены, первые затворы транзисторов ячейки связаны с первым входом устройства, а стоки первых транзисторов ячеек Ij последовательно связаны с первыми затворами транзисторов ячеек 1(j+1), стоки вторых транзисторов каждой из Ij ячеек связаны с первыми затворами транзисторов (i+1)j-й ячейки соответственно через первые входное и выходное плечи и второе выходное плечо (i+1)j-го направленного ответвителя, вторые входные плечи направленных ответвителей первой вертикальной линии также связаны соответственно с i-м входом устройства, вторые входные плечи остальных направленных ответвителей связаны также со стоками первых транзисторов i(j-1) ячейки, а стоки вторых транзисторов каждой из nj ячеек n-й горизонтальной линии подключены соответственно к j-му выходу устройства, вторые затворы обоих транзисторов ячеек являются входами управления.

На чертеже приведена структурная схема устройства коммутационной матрицы СВЧ.

Коммутационная матрица СВЧ содержит n горизонтальных линий и m вертикальных линий, образованных n ˙ m ячейками 1_ij. Каждая ячейка 1_ij содержит первый и второй двухзатворные транзисторы 2 _ij и 3_ij, истоки которых заземлены. Первые затворы транзисторов 2₁₁ и 3₁₁ ячейки 1₁₁ связаны с первым входом устройства.

Стоки первых транзисторов 2_1j ячеек 1_1j первой горизонтальной линии матрицы последовательно связаны с первыми затворами транзисторов 2₁ (j+1) и 3₁ (j+1) ячеек 1₁ (j+1). Так сток транзистора 2₁₁ ячейки 1₁₁ связан с первыми затворами транзисторов 2₁₂ и 3₁₂ ячейки 1₁₂, сток транзистора 2₁₂ ячейки 1₁₂ связан с первыми затворами транзисторов 2₁₃ и 3₁₃ ячейки 1₁₃... сток транзистора 2_1(m-1) ячейки 1_1(m-1) связан с первыми затворами транзисторов 2_1m и 3_1m ячейки 1_1m. Стоки вторых транзисторов 3ij каждой из ячеек 1_ij (кроме ячеек 1_nj n-й горизонтальной линии) связаны с первыми затворами транзисторов 2_(i+1)j и 3_(i+1)j ячейки 1_(i+1)j соответственно через первые входное и выходное и вторые входное и выходное плечи направленного ответвителя 4_(i+1)j. Так сток транзистора 3₁₁ ячейки 1₁₁ связан через входное и выходные плечи направленного ответвителя 4₂₁ с первыми затворами транзисторов 2₂₁, 3₂₁ ячейки 1₂₁, ..., сток транзистора 3_(n-1)1 ячейки 1_(n-1)1 связан через входное и выходные плечи направленного ответвителя 4_n1 с первыми затворами транзисторов 2_n1, 3_n1 ячейки 1_n1; сток транзистора 3_1n ячейки 1_1m связан через входное и выходные плечи направленного ответвителя 4_2m с первыми затворами транзисторов 2_2m, 3_2m ячейки 1_2m..., сток транзистора 3_(n-1)m ячейки 1_(n-1)m связан через входное и выходные плечи направленного ответвителя 4_nm соответственно с первыми затворами транзисторов 2_nm и 3_nm ячейки 1_nm. Стоки первых транзисторов 2_ij всех ячеек 1_ij (кроме ячеек 1_1j первой горизонтальной линии матрицы) связаны с вторыми входными плечами направленных ответвителей 4_i(j+1). Так сток транзистора 2₂₁ связан с вторым входным плечом направленного ответвителя 4₂₂,..., сток транзистора 2_2(m-1) связан с вторым плечом направленного ответвителя 4_2m; сток транзистора 2_n1 связан с вторым входным плечом направленного ответвителя 4_n2..., сток транзистора 2_n(m-1) связан с вторым входным плечом направленного ответвителя 4_nm. Вторые входные плечи направленных ответвителей 4_i1 первой вертикальной линии матрицы связаны соответственно с 2,3,...,n-ми входами матрицы, а стоки вторых транзисторов 3_nj n-й горизонтальной линии матрицы связаны соответственно с 1,2,3,...,m-ми выходами матрицы. К стокам первых транзисторов 2_im ячеек 1_im m-й вертикальной линии матрицы подключена согласованная нагрузка 5_i.

Вторые затворы всех транзисторов 2_ij, 3_ij являются входами управления матрицы.

Цепи питания транзисторов и развязки по постоянному току условно не показаны.

Устройство работает следующим образом.

При подаче питания на транзисторы 2_ij, 3_ij и сигнала на i-вход i-й горизонтальной линии, мощность сигнала, не уменьшаясь по величине за счет эффекта усиления в транзисторных структурах, может появиться (в зависимости от комбинации управляющих напряжений на вторых затворах транзисторов 2_j, 3_ij, задаваемой внешним контролером-управителем устройства) на любой из m вертикальных линий. Не использованная часть мощности сигнала рассеивается на согласующих нагрузках 5. Если сигнал подан в первую горизонтальную линию, то он попадает на первые затворы m последовательно соединенных пар двух затворных транзисторов 2_1i, 3_1i, если на вторые затворы этих транзисторов подано разрешающее напряжение. Сигнал может быть усилен и подан с первой ячейки 1₁₁ в первую вертикальную линию (ячейки 1₁₂-1_1n) или далее по первой горизонтальной линии. Таким образом сигнал, поданный на первый вход матрицы, поступает с первого стока транзистора 2₁₁ на первые затворы транзисторов 2₁₂, 3₁₂.

Пусть U_упр12^ij и U_ртс12^ij - напряжения управления на втором затворе транзисторов 2_ij, 3_ij и отсечки тока стока тех же транзисторов ячейки 1_ij, которая включена на пересечении i-й горизонтальной и j-й вертикальной линий. Условимся, что при U_упр^ij>U_отсⁱⁱ транзистор открыт и работает в режиме усиления; при обратном знаке неравенства транзистор закрыт (в сантиметровом диапазоне для транзисторов ЗПЗ28А "закрыто" означает затухание более 25 дБ).

Если U_упр1¹¹>U_отс1¹¹, U_упр2¹¹<U¹¹, то сигнал от первого входа матрицы через открытый транзистор 3₁₁ поступает на первые затворы транзисторов 2₁₂, 3₁₂.

Если же U_упр1¹¹<U¹¹, U_упр2¹¹>U_отс2¹¹, то сигнал с первого входа поступает через второй транзистор 3₁₁ ячейки 1₁₁ на первое входное плечо направленного ответвителя 4₂₁. Второй полезный сигнал может поступать на второй вход матрицы, откуда через выходные плечи 4₂₁ он поступает сразу на два первых затвора транзисторов 2₂₁ и 3₂₁ ячейки 1₂₁. Далее второй сигнал может передаваться или по второй горизонтальной линии или по первой вертикальной линии. В первом случае необходимо выполнение следующих условий: U_упр1²¹> >U_отс1²¹, U_упр2²¹<U²¹; во втором случае наоборот U_упр1²¹<U²¹, U_упр2²¹>U_отс2²¹.

Если U_упр1¹¹<U¹¹, U_упр2¹¹>U_отс2¹¹, U_упр1²¹>U_отс1²¹, U_упр2²¹<U²¹, то первый сигнал, поданный на первый вход устройства, поступает на второе входное плечо направленного ответвителя 4₂₂. Если U_упр1¹¹<U¹¹, U_упр2¹¹>U_отс2¹¹, U_упр1²¹<U²¹, U_упр2²¹> >U_отс2²¹, ..., U_упр1ⁿ¹<Uⁿ¹, U_упр2ⁿ¹>U_отс2ⁿ¹, то сигналы как первый, так и второй, поданные соответственно на первый и второй входы устройства через направленные ответвители 4_i1 и двухзатворных транзисторов 3_i1 ячеек 1_i1, поступают на первый выход устройства. Если U_упр1¹¹>U_отс1¹¹, U_упр2¹¹<U¹¹, ... , а U_упр1^1m<U^1m, U_упр2^1m>U_отс2^1m, то сигнал, поданный на первый вход устройства, поступает через транзисторы 3_1m на m-ю вертикальную линию. Согласованная нагрузка 5_i может отсутствовать в предложенном устройстве и необходима только для наращивания размерности матрицы; если же размерность матрицы выбрана окончательно n, m, то все согласованные нагрузки 5_i из заявляемого устройства можно изъять, подавая запирающие напряжения на вторые затворы первых транзисторов 2_im ячеек 1_im m-й вертикальной линии матрицы: U_упр1^1m<U^1m, U_упр1^2m<U^2m,...,U_упр1^nm<U^nm.

Если сигнал подается через направленный ответвитель 4₂₂ на первые затворы транзисторов 2₂₂, 3₂₂, то при U_упр1²²>U_отс1²², U_упр2²², U_отс21²²..., U_упр1^2m<U^2m, U_упр2^2m>U_отс2^2m сигнал подается на m-ю вертикальную линию. Согласованные нагрузки 5₂-5_m выполняют ту же функцию, что и согласованная нагрузка 5₁. Если U_упр1²²<U²², U_упр2²²>U_отс2²², ..., U_упр1ⁿ²<Uⁿ², U_упр2ⁿ²>U_отс2ⁿ², то сигнал поступает на второй выход устройства. Если же U_упр1ⁿ²>U_отс1ⁿ², U_упр2ⁿ²<Uⁿ², ..., U_упр1^nm<U^nm, U_упр2^nm>U_отс2^nm, то сигнал поступает на m-й выход устройства. При подаче сигнала на n-й вход устройства сигнал поступает на первый выход, если: U_упр1ⁿ¹<Uⁿ¹, U_упр2ⁿ¹>U_отс2ⁿ¹; на второй выход, если: U_упр1ⁿ¹>U_отс1ⁿ¹, U_упр2ⁿ¹<Uⁿ¹, U_упр1ⁿ²<Uⁿ², U_упр2ⁿ²>U_отс2ⁿ²; и на m-й выход устройства, если U_упр1ⁿ¹>U_отс1ⁿ¹, U_упр2ⁿ¹<Uⁿ¹, U_упр1ⁿ²>U_отс1ⁿ², U_упр2ⁿ²<Uⁿ², ..., U_упр1^nm<U^nm, U_упр2^nm>U_отс2^nm.

Таким образом, в предложенной коммутационной матрице СВЧ размером n˙m отсутствуют согласованные нагрузки, функции усиления и коммутации выполняются одной и той же парой двухзатворных транзисторов, конструкция по сравнению с прототипом проще и легче поддается гибридно-монолитной и монолитной технологии изготовления.

Формула изобретения

КОММУТАЦИОННАЯ МАТРИЦА СВЧ, содержащая n горизонтальных строк и m вертикальных столбцов, (n - 1) · m ячеек, каждая из которых включает делитель и первый и второй двухзатворные транзисторы, истоки которых соединены с общей шиной, и m делителей, последовательное соединение которых образует первую строку и каждый из которых выполнен в виде двух двухзатворных транзисторов, истоки которых соединены с общей шиной, первые затворы соединены и являются входом делителя, а стоки - его первым и вторым выходами, отличающаяся тем, что, с целью упрощения, делители (n - 1) · m ячеек выполнены в виде направленных ответвителей, первое и второе входные плечи которых являются первыми и вторыми входами ячейки, а первое и второе выходные плечи подключены к первым затворам первого и второго транзисторов, истоки которых соединены с общей шиной, а стоки являются, соответственно первым и вторым выходами ячейки, при этом первый вход первой ячейки в каждой строке является входом строки, второй вход последней ячейки в каждом столбце - выходом столбца, а каждая другая ячейка первым входом подключена к второму выходу предыдущей ячейки либо делителя в том же столбце и вторым входом - к первому выходу предыдущей ячейки в строке.

РИСУНКИ

Рисунок 1