Устройство для преобразования кодов

 

Изобретение относится к вычислительной технике и может быть использовано в автоматических и вычислительных устройствах для осуществления преобразования прямого кода в обратный и дополнительный, для осуществления операции прямого и обратного счета при подсчете предметов, а также для осуществления реверсивного счета импульсов, поступающих по раздельным входам суммирования и вычитания. Цель - расширение области применения. Преобразователь кодов содержит входы преобразования прямого кода в дополнительный 1, преобразования прямого кода в обратный 2, разряды 4-1, ..., 4-n, триггеры 5 со счетными входами T, элементы И 6, элементы ИЛИ 3, 7, 8, формирователи 9, 11 импульсов, вход 10 суммирования, вход 12 вычитания. 1 ил.

Изобретение относится к вычислительной технике и может быть использовано в автоматических и вычислительных устройствах для осуществления преобразования прямого кода в обратный и дополнительный, для осуществления операций прямого и обратного счета при подсчете предметов, а также для осуществления реверсивного счета импульсов, поступающих по раздельным входам суммирования и вычитания.

Известен преобразователь кодов [1], содержащий в каждом разряде счетный триггер, два элемента И и элемент ИЛИ. Однако он не позволяет осуществлять реверсивный счет импульсов, поступающих по раздельным входам суммирования и вычитания, а также является сложным при большом числе разрядов.

Наиболее близким к предлагаемому является выбранный в качестве прототипа преобразователь кодов [2], каждый преобразующий разряд которого содержит счетный триггер, два элемента И и элемент ИЛИ, содержащий также дополнительный элемент ИЛИ. Однако он не позволяет осуществлять реверсивный счет импульсов, поступающих по раздельным входам суммирования и вычитания, а также является сложным при большом числе разрядов.

Целью изобретения является расширение области применения за счет обеспечения возможности реверсивного счета импульсов, поступающих по раздельным входам суммирования и вычитания.

На чертеже приведена функциональная схема предлагаемого устройства.

Устройство содержит вход 1 преобразования прямого кода в дополнительный, вход 2 преобразования прямого кода в обратный, первый элемент ИЛИ 3 и n преобразующих разрядов 4-1,...,4-n, каждый из которых содержит триггер 5 со счетным входом Т, элемент И 6 и элемент ИЛИ, второй элемент ИЛИ 8, первый формирователь 9 импульсов, вход 10 суммирования, второй формирователь 11 импульсов, вход 12 вычитания. В устройстве использованы триггеры 5, переключающиеся по заднему фронту импульсных единичных сигналов, поступающих на их счетные входы Т. Используемый в устройстве формирователь обеспечивает формирование импульсов определенной длительности, задержанных относительно заднего фронта входного сигнала.

Устройство работает следующим образом.

Перед началом работы триггеры устройства могут быть установлены в любое начальное состояние (установочные входы триггеров на чертеже не показаны). Условимся, что с выхода триггера снимается потенциальный единичный сигнал, если он включен, и потенциальный нулевой сигнал, если он выключен.

Для преобразования прямого кода в дополнительный или дополнительного в прямой необходимо подать сигнал на управляющий вход 1. Для преобразования прямого кода в обратный или обратного в прямой необходимо подать сигнал на управляющий вход 2.

Преобразование прямого кода в дополнительный заключается в инвертировании части кода, расположенной старше самой младшей единицы. Сигнал преобразования поступает с управляющего входа 1 через первый дополнительный элемент ИЛИ 3 на первые входы элементов И 6, открытые в тех разрядах, где записана единица, затем через элементы ИЛИ 7 сигналом поступает на счетные входы триггеров 5 разрядов, расположенных за самым младшим разрядом, в котором записана единица. По окончании действия сигнала с входа 1 он исчезает со счетных входов триггеров этих разрядов и они переключаются в противоположное состояние.

Преобразование прямого кода в обратный заключается в инвертировании всего кода числа. Сигнал преобразования с управляющего входа 2 через элементы ИЛИ 8 и 7 поступает на счетные входы триггеров 5 всех разрядов. По окончании действия сигнала с входа 2 он исчезает со счетных входов триггеров всех разрядов и они переключаются в противоположное состояние.

Операция прямого счета осуществляется в два такта, а именно путем последовательного преобразования записанного в разряды числа сначала в обратный, а затем в дополнительный код. Для этого необходимо подать сигнал сначала на управляющий вход 2, а затем на управляющий вход 1. В результате записанное в разряды число увеличивается на единицу.

Операция обратного счета также осуществляется в два такта, но при этом число, записанное в разряды, последовательно преобразуется сначала в дополнительный, а затем в обратный код. Для этого необходимо подать сигнал на управляющий вход 1, а затем на управляющий вход 2. В результате записанное в разряды число уменьшается на единицу.

Если необходимо фиксировать разность в количестве предметов (меток, рисок), перемещающихся в противоположных направлениях, то к входам 1 и 2 подключают соответственно первый и второй датчики. Датчик вырабатывает на выходе одиночный импульс, если предмет проследовал мимо него в любом направлении. Если предмет зафиксирован вначале первым, а затем вторым датчиком, то результат увеличивается на единицу. Если предмет зафиксирован вначале вторым, а затем первым датчиком, то результат уменьшается на единицу. Если предмет зафиксирован одним из датчиков дважды (т.е. предмет вошел извне в зону между датчиками, развернулся и вышел в обратном направлении), то результат остается неизменным, так как двойное обращение одной и той же части кода или всего кода в целом не изменяет результат. Таким образом, входы 1 и 2 могут быть использованы для разностного счета предметов (меток, рисок).

При необходимости разностного счета входных импульсов задействуются входы суммирования 10 и вычитания 12. Импульс с входа 10 суммирования запускает формирователь 9 и через элемент ИЛИ 8 обеспечивает преобразование хранимого кода в обратный. Через время, отсчитываемое от заднего фронта этого импульса и превышающее суммарное время переключения триггеров и рассасывания носителей, импульс с выхода формирователя 9 через элемент ИЛИ 3 обеспечивает преобразование хранимого кода в дополнительный. В результате записанное в разряды число увеличивается на единицу. Импульс с входа 12 вычитания запускает формирователь 11 и через элемент ИЛИ 3 обеспечивает преобразование хранимого кода в дополнительный. Через время, отсчитываемое от заднего фронта этого импульса и превышающее суммарное время переключения триггеров и рассасывания носителей, импульс с выхода формирователя 11 через элемент ИЛИ 8 обеспечивает преобразование хранимого кода в обратный. В результате записанное в разряды число уменьшается на единицу. Таким образом обеспечивается разностный счет импульсов.

Отсутствие состояний в работе устройства проверено экспериментально и гарантируется при использовании триггеров, переключающихся по заднему фронту сигналов, поступающих на их счетные входы. Одновременно действие сигналов на различных входах не допускается. Длительность паузы между сигналами, подаваемыми на входы, должна превышать время переключения триггеров и рассасывания носителей во всех элементах устройства.

Результаты счета могут быть представлены с одних и тех же входов устройства в прямом, обратном и дополнительном кодах (путем подачи соответствующих сигналов на входы 1 и 2).

Формула изобретения

УСТРОЙСТВО ДЛЯ ПРЕОБРАЗОВАНИЯ КОДОВ, содержащее первый элемент ИЛИ, первый вход которого является входом преобразования прямого кода в дополнительные устройства и в каждом из n (n = ) преобразующих разрядов - элемент ИЛИ, элемент И и триггер, выход которого соединен с первым входом элемента И, выход которого соединен с первым входом элемента ИЛИ, выход элемента ИЛИ первого - (n-1)-го преобразующих разрядов соединен со счетным входом триггера соответственно второго - n-го преобразующих разрядов, выход триггера n-го преобразующего разряда является выходом устройства, выход первого элемента ИЛИ соединен с вторыми входами элементов И всех преобразующих разрядов, отличающееся тем, что , с целью расширения области применения путем обеспечения реверсивного счета импульсов, в устройство введены формирователи импульсов и второй элемент ИЛИ, выход соединен со счетным входом триггера и вторым входом элемента ИЛИ первого преобразующего разряда, вторые входы элементов ИЛИ второго - n-го преобразующих разрядов подключены к выходам элементов ИЛИ соответственно первого - (n-1)-го преобразующих разрядов, первый вход второго элемента ИЛИ является входом преобразования прямого кода в обратный , выходы первого и второго формирователей импульсов соединены с вторыми входами соответственно первого и второго элементов ИЛИ, вход первого формирователя импульсов и третий вход второго элемента ИЛИ объединены и являются входом суммирования устройства, вход второго формирователя импульсов и третий вход первого элемента ИЛИ объединены и являются входом вычитания утройства.

РИСУНКИ

Рисунок 1