Селектор сигналов по длительности

 

Изобретение относится к импульсной технике и может быть использовано в оптикоэлектронных приборах, предназначенных для обнаружения точечных источников излучения. Целью изобретения является повышение точности селекции. Селектор сигналов по длительности содержит многоразрядный амплитудный квантователь 1, триггеры 2 и 12, преобразователи 3.1-3. N длительность - код, цифровой компаратор 4, генератор 6 счетных импульсов, элемент задержки 7, элемент ИЛИ 8, регистр 13 опорного значения длительности, входную шину 14, выходную шину 15, причем преобразователи 3.1-3 N длительность - код содержит триггер 16, счетчик импульсов 17, элемент И 18, а преобразователи 3.2 > 3.N длительность - код также содержит элемент И 20. Поставленная цель достигается за счет введения блока 5 элементов ИЛИ, пикового детектора 9, делителя напряжения 10, амплитудного порогового блока 11 и образования новых функциональных связей, причем в преобразователи 3.1-3 N длительность - код введены коммутаторы 19. 2 ил.

Изобретение относится к импульсной технике и может быть использовано, например, в оптико-электронных приборах, предназначенных для обнаружения точечных источников излучения.

Известен селектор импульсов (патент США N 3790881, кл. Н 03 К 5/20, НКИ 328-112, опублик. 1974), в котором длительность каждого входного импульса заполняется последовательностью счетных синхроимпульсов, регистрируемых счетчиком. При опознании конца входного импульса показания счетчика сравниваются с заданным значением. Если длительность импульса соответствует заданной, то он передается в выходную линию, а остальные импульсы отсеиваются.

Недостаток такого селектора - низкая достоверность селекции импульсов, форма которых отличается от прямоугольной, например сигналов колокольной формы, детектируемых сканирующими индикаторными оптико-электронными приборами от различных по интенсивности точечных источников излучения.

Известен также селектор импульсов по длительности [1], содержащий амплитудный квантователь, выходы которого соединены с входами разрядов цифрового преобразователя, каждый из которых содержит регистр сдвига, блоки логических элементов И, триггеры, схемы запрета и логический элемент ИЛИ. Выходы элементов ИЛИ всех разрядов подсоединены к входам цифроаналогового преобразователя.

Принцип работы этого селектора основан на поразрядном преобразовании в цифровую форму длительности входного импульса на различных уровнях по амплитуде и сравнении всех полученных значений с длительностью ожидаемого полезного импульса. Если в одном из разрядов цифрового преобразователя длительность входного импульса совпадает с ожидаемой длительностью, то разрешается прохождение импульсов на цифроаналоговый преобразователь с этого и других старших разрядов.

Недостаток указанного селектора - низкая достоверность селекции сигналов произвольной формы, характеризующихся зависимостью их длительности от амплитудного уровня анализа.

Наиболее близким по технической сущности к предлагаемому является селектор сигналов [2] , содержащий многоразрядный амплитудный квантователь входных сигналов, подключенный выходом старшего разряда к триггеру, а остальными выходами - к входам триггеров соответствующих преобразователей длительность-код, дополнительно содержащих в каждом из них счетчик импульсов (DiGITAL COMPARATOR), элемент И (AND GATE) и ключ (INHIBIT GATE). Селектор также содержит регистр опорного значения длительности с подключенным к его выходу цифровым компаратором, элемент ИЛИ (OR GATE), подсоединенный к выходам ключей в преобразователях длительность-код, генератор счетных импульсов (CLOCK SOURCE), подсоединенный к счетным входам счетчиков, элемент задержки (TIME DELAY CIRCUIT), подключенный к входам сброса триггеров и счетчиков. Многоразрядный амплитудный квантователь выполнен в виде набора источников опорного напряжения (SOURCE OF REFERENCE VOLTAGE) и амплитудных компараторов (AMPLITUDE COMPARATOR). На выходах многоразрядного амплитудного квантователя могут возникать нормированные по амплитуде импульсы, длительность которых равна длительности входных сигналов на соответствующих амплитудных уровнях дискриминации. Каждому уровню по амплитуде сопоставлен связанный с ним определенным соотношение другой амплитудный уровень для анализа сигналов по длительности. Работа известного селектора основана на определении самого старшего разряда амплитудного квантователя, на котором регистрируется максимальное значение амплитуды входного сигнала, а затем определении длительности входного сигнала на другом амплитудном уровне, согласованном с уровнем выделенного старшего смежного разряда, и сравнении длительности сигнала на этом уровне с опорной длительностью полезного сигнала. При совпадении длительности входного сигнала с опорной длительностью на выход селектора выпадает импульс признака полезного сигнала.

Однако для данного селектора характерна недостаточная точность селекции сигналов, возникающая за счет погрешности привязки уровня анализа длительности сигналов к экстремальной амплитуде входного сигнала. Кроме того, он излишне сложен, что выражается в дублировании схем генератора счетных импульсов, элементов задержки, амплитудных квантователей, триггеров, регистров опорного значения длительности и цифровых компараторов. Недостатком известного селектора является также возможность многократной выдачи признака полезного сигнала от одного входного сигнала, так как приведенные в схеме селектора ключи и их связи не обеспечивают блокирования повторной выдачи признака полезного сигнала по выходам младших разрядов амплитудного квантователя, так как блокирующая способность импульса с выхода цифрового компаратора в преобразователях длительность-код исчезает прежде, чем сформируется импульс признака полезного сигнала.

Целью изобретения является повышение точности селекции.

Поставленная цель достигается тем, что в селектор сигналов по длительности, содержащий многоразрядный амплитудный квантователь, вход которого соединен с входной шиной, с первого по N-ый выходы - с первыми входами соответственно с первого по N-ый преобразователь длительность-код, а (N+1)-й выход - с входом установки первого триггера, вход сброса которого соединен с вторым входом каждого из преобразователей длительность-код и с выходом элемента задержки, а также элемент ИЛИ, второй триггер, генератор счетных импульсов, выход которого соединен с третьим входом каждого из N преобразователей длительность-код, регистр опорного значения длительности, выходы которого поразрядно соединены с входами первый группы входов цифрового компаратора, и выходную шину, причем каждый из N преобразователей длительность-код содержит триггер, вход установки и вход сброса которого соединены соответственно с первым и вторым входами этого же преобразователя длительность-код, счетчик импульсов, вход сброса и счетный вход которого соединены соответственно с вторым и третьим входами этого же преобразователя длительность-код, первый элемент И, а с второго по N-ый преобразователи длительность-код содержат второй элемент И, дополнительно введены пиковый детектор, делитель напряжения, амплитудный пороговый блок и блок элементов ИЛИ, входы с первой по N-ую группу входов которого соединены поразрядно с выходами группы выходов соответственно с первого по N-ый преобразователь длительность-код, а выход - поразрядно с входами второй группы входов цифрового компаратора, выход которого соединен с выходной шиной, а управляющий вход - с входом элемента задержки и выходом второго триггера, вход сброса которого соединен с выходом элемента задержки, а вход установки - с выходом амплитудного порогового блока, первый вход которого соединен с входной шиной и информационным входом пикового детектора, а второй вход - с выходом делителя напряжения, вход которого соединен с выходом пикового детектора, управляющий вход которого соединен с инверсным выходом элемента ИЛИ, с первого по N-ый входы которого соединены с первыми выходами соответственно с первого по N-ый преобразователь длительность-код, а (N+1)-й вход - с выходом первого триггера и с четвертым входом N-го преобразователя длительность-код, причем второй выход i-го преобразователя длительность-код соединен с четвертым входом (i-1)-го преобразователя длительность-код, где i=2, 3 ... N, выход амплитудного порогового блока соединен с пятыми входами с первого по N-ый преобразователь длительность-код, третий выход j-го преобразователя длительность-код соединен с шестым входом (j-1)-го преобразователя длительность-код, где j=3, 4 ...N, причем в каждый из преобразователей длительность-код введен коммутатор, выходы которого поразрядно соединены с выходами группы выходов преобразователя длительность-код, управляющий вход - с четвертым входом преобразователя длительность-код, а информационные входы - поразрядно с выходом счетчика импульсов, вход разрешения которого соединен с выходом первого элемента И, первый вход которого соединен с пятым входом преобразователя длительность-код, а второй вход - с выходом триггера и первым выходом преобразователя длительность-код, причем в преобразователях длительность-код с второго по N-ый выход триггера соединен с первым входом второго элемента И, второй вход которого соединен с шестым входом преобразователя длительность-код, а выход - с вторым выходом преобразователя длительность-код, инверсный выход триггера с третьего по N-ый преобразователь длительность-код соединен с третьим выходом преобразователя длительность-код, а шестой вход N-го преобразователя длительность-код соединен с инверсным выходом первого триггера.

На фиг.1 изображена структурная электрическая схема предлагаемого селектора; на фиг.2 - временные диаграммы, поясняющие его работу.

Селектор сигналов по длительности (см. фиг.1) содержит многоразрядный амплитудный квантователь 1, триггер 2, преобразователи длительность-код (ПДК) с 3.1 по 3.N, цифровой компаратор 4, блок 5 элементов ИЛИ, генератор счетных импульсов (ГСИ) 6, элемент задержки 7, элемент ИЛИ 8, пиковый детектор (ПД) 9, делитель напряжения 10, амплитудный пороговый блок (АПБ) 11, второй триггер 12 и регистр опорного значения длительности 13. Входом и выходом всего устройства являются соответственно входная и выходная шины 14 и 15.

Каждый из ПДК 3.1...3.N содержит соответственно триггер 16.1...16.N, счетчик импульсов 17.1. . .17.N, первый элемент И 18.1...18.N, коммутатор 19.1...19.N, а ПДК 3.2...3.N содержит также вторые элементы 20.1...20.N.

Вход многоразрядного амплитудного квантователя 1 соединен с входной шиной 14, с первого по N-ый выходы - с первыми входами соответствующих ПДК 3.1. ..3.N, а (N+1)-й выход - с входом установки триггера 2, вход сброса которого соединен с вторым входом каждого из ПДК 3.1...3.N и с выходом элемента задержки 7. Выход ГСИ 6 соединен с третьими входами ПДК 3.1...3.N, а выходы регистра опорного значения длительности 13 поразрядно соединены с входами первой группы входов цифрового компаратора 4. Входы с первой по N-ую группу входов блока 5 элементов ИЛИ соединены поразрядно с выходами групп выходов соответствующих ПДК 3.1...3.N, а выходы - поразрядно с входами второй группы входов цифрового компаратора 4, выход которого соединен с выходной шиной 15, а управляющий вход - с входом элемента задержки 7 и выходом триггера 12, вход сброса которого соединен с выходом элемента задержки 7, а вход установки - с выходом АПБ 11, первый вход которого соединен с входной шиной 14 и информационным входом ПД 9, а второй вход - с выходом делителя напряжения 10, вход которого соединен с выходом ПД 9, управляющий вход которого соединен с инверсным выходом элемента ИЛИ 8, с первого по N-ый входы которого соединены с первыми выходами соответствующих ПДК 3.1... 3. N, а (N+1)-й вход - с выходом триггера 2 и четвертым входом ПДК 3.N, причем вторые выходы ПДК 3.2...3.N соединены с четвертыми входами соответственно ПДК 3.1...3.(N-1), выход амплитудного порогового блока 11 соединен с пятыми входами ПДК 3.1...3.M, третьи выходы ПДК 3.3...3.N соединены с шестыми входами соответственно ПДК 3.2...3.(N-1), а шестой вход ПДК 3.N соединен с инверсным выходом триггера 2.

В каждом из ПДК 3.1...3.N вход установки и вход сброса триггеров 16.1.. .16.N соединены соответственно с первым и вторым входами своих ПДК 3.1...3. N, вход сброса и счетный вход счетчиков импульсов 17.1...17.N соединены с вторым и третьим входами своих ПДК 3.1...3.N, выходы коммутаторов 19.1... 19. N поразрядно соединены с выходами группы выходов своих ПДК 3.1...3.N, управляющие входы - с четвертыми входами своих ПДК 3.1...3.N, а информационные входы - поразрядно с выходами соответствующих счетчиков импульсов 17.1. . .17.N, входы разрешения которых соединены соответственно с выходами элементов И 18.1...18.N, у которых первые входы соединены с пятыми входами своих ПДК 3.1...3.N, а вторые входы - с выходом соответствующих триггеров 16.1. ..16.N и первыми выходами своих ПДК 3.1...3.N, причем в ПДК 3.2...3.N выход каждого триггера 16.2...16.N соединен с первым входом соответствующего элемента И 20.2...20.N, у которого второй вход и выход соединены соответственно с шестым входом и вторым выходом своего ПДК 3.2...3.N, а инверсный выход каждого из триггеров 16.3...16.N соединен с третьим выходом соответствующего ПДК 3.3...3.N.

Селектор работает следующим образом.

На шину 14 многоразрядного амплитудного квантователя 1 поступают сигналы (например, А и В на фиг.2а), которые подвергаются квантованию по амплитуде на n разрядов (например, n=12, хотя для упрощения описания далее будет подразумеваться n=4). С выхода разрядов многоразрядного амплитудного квантователя 1 на входы триггера 2 и триггеров 16.1...16.N в ПДК 3.1...3.N поступают нормированные по амплитуде импульсы, длительность которых равна длительности входных сигналов на соответствующих амплитудных уровнях дискриминации (см. фиг. 2 б, в, н). При установке значений амплитудных уровней в многоразрядном амплитудном квантователе 1 исходят из следующего. Фотоэлектрические сигналы, детектируемые сканирующими индикаторными оптико-электронными приборами, могут иметь динамический диапазон, амплитуд до 2-3 порядков, но тем не менее длительность сигналов на уровне 0,5 от максимального значения амплитуды может сохранять постоянное значение, что обусловлено особенностями формирования электрического сигнала. В индикаторных оптико-электронных приборах, как правило, используются площадные фотоприемники излучения квадратной формы, согласованные по площади чувствительных элементов с размерами кружка рассеяния приемной оптической системы. Амплитуда электрического сигнала определяется плотностью потока излучения в кружке рассеяния и величиной вольт-ваттной чувствительности фотоприемника. Длительность электрического сигнала от точечного источника излучения определяется размерами фотоприемных элементов и кружка рассеяния, а также относительной скоростью движения кружка рассеяния в плоскости расположения фотоприемника при сканировании оптической системой контролируемого поля обзора. Когда центр кружка рассеяния совпадает с передней или задней кромкой фотоприемника, на фотоприемник попадает 50% энергии кружка. В эти моменты амплитуда электрического сигнала составляет 0,5 от того максимального значения сигнала, когда кружок рассеяния целиком расположен на фотоприемнике. Время движения центра кружка рассеяния от одной до другой граней фотоприемника не зависит от плотности оптического излучения в кружке рассеяния и сохраняется постоянным, поэтому длительность снимаемого с фотоприемника электрического сигнала на уровне 0,5 от его максимальной амплитуды можно использовать в качестве селекторного признака полезного сигнала от точечного источника излучения. Протяженные помеховые источники излучения, создающие в плоскости расположения фотоприемника значительные засвеченные участки, ведут к возникновению помеховых электрических сигналов, более протяженных по длительности в сравнении с длительностью сигналов от точечных источников излучения. Таким образом, признаком полезного сигнала является совпадение длительности сигнала на уровне 0,5 от максимального значения амплитуды с известной опорной длительностью.

Признак полезного сигнала определяется следующим образом.

По переднему фронту импульсов с выходов многоразрядного амплитудного квантователя 1 соответствующие триггеры 2 и 16.1...16.N в ПДК 3.1...3.N изменяют свое состояние, запоминая разряды многоразрядного амплитудного квантователя 1, по которым входной сигнал превысил установленные амплитудные уровни. Одновременно входной сигнал поступает на входы пикового детектора 9 и амплитудного порогового блока 11. ПД 9 может быть выполнен в виде блока выборки и хранения аналоговых сигналов, например, на основе микросхемы 1100СК2 с подключенным к выводам указанной микросхемы внешним конденсатором, зашунтированным токовым ключом, например, типа 149КТ1В, который обеспечивает зарядно-разрядный режим работы конденсатора в зависимости от уровня управляющего напряжения на входе токового ключа, являющегося входом обнуления ПД 9. В исходном состоянии управляющее напряжение на входе обнуления ПД 9, соединенном с выходом элемента ИЛИ 8, имеет уровень логической "1" и токовый ключик ПД 9 замыкает выводы конденсатора. На выходе ПД 9 устанавливается нулевой уровень сигнала. При изменении состояния хотя бы одного из триггеров 2 или 16.1...16.N напряжение на выходе элемента ИЛИ 8 принимает уровень логического "0" (см. фиг.2и), при котором контакты токового ключа в ПД 9 размыкаются и происходит заряд конденсатора в ПД 9 до максимального значения амплитуды входного сигнала (см. фиг. 2к). С выхода ПД 9 сигнал через делитель напряжения 10 поступает на вход АПБ 11, вызывая его срабатывание (см. фиг.2з). Делитель напряжения 10 может быть выполнен в виде двух одинаковых последовательно соединенных омических сопротивлений, обеспечивающих деление подаваемого на них напряжения в соотношении 1:2. В случае высоких уровней напряжения на выходе АПБ 11 и выходе любого из триггеров 16.1...16.N в ПДК 3.1...3.N возникает также высокое напряжение на выходе элементов И 18.1...18.N в соответствующих ПДК 3.1...3.N. При этом высоким уровнем напряжения с выходов элементов И 18.1...18.N (например, фиг.2м для выходов элемента И 18.2 в ПДК 3.2) открываются соответствующие счетчики импульсов 17.1. ..17.N и начинается подсчет числа импульсов, поступающих на их счетные входы с выхода ГСИ 6 (см. фиг.2р). При уменьшении амплитуды входного сигнала до уровня 0,5 от его максимального значения (уровень 0,5 на фиг.2а) прекратится импульс на выходе АПБ 11 и элементы 18.1...18.N и запрут входы счетчиков 17.1...17.N в своих ПДК 3.1...3.N. С этого момента в счетчиках 17.1...17.N будет храниться число тактовых импульсов, полученное для соответствующих амплитудных уровней дискриминации входного сигнала (А или В на фиг. 2а). Один из счетчиков 17.1...17.N через коммутатор 19.1...19.N своего ПДК 3.1...3.N и блок элементов ИЛИ 5 подключается к входу цифрового компаратора 4, у которого на другой вход постоянно подается опорное значение длительности из регистра 13. В это же самое время по сигналу с выхода триггера 12 (см. фиг.2л) производится запуск элемента задержки 7, а также происходит сравнение длительности по двум сигнальным входам в цифровом компараторе 4. В случае совпадения указанных длительностей из компаратора 4 на выходную шину 15 поступает импульс признака полезного сигнала. Установка селектора в исходное состояние осуществляется по импульсу обнуления с выхода элемента задержки 7 (см. фиг.2с) с задержкой указанного импульса обнуления относительно заднего фронта импульса с выхода АПБ 11. Величина указанной задержки определяется быстродействием цифрового компаратора 4 и устанавливается достаточной для оценки полученной длительности входного сигнала в цифровом компараторе 4 и выдачи результата селекции.

Полезный эффект, заключающийся в повышении точности селекции сигналов, достигается за счет снижения вдвое погрешности определения их длительности, что подтверждается временными диаграммами на фиг.2. Так, на фиг.2а показаны сигналы А и В, амплитуды которых попадают в интервал между уровнями ≠ 3 и ≠ 4 многоразрядного амплитудного квантователя 1. Значение этих уровней U_n задается как U_n= 1,62xU_o, где U_o - уровень младшего разряда многоразрядного амплитудного квантователя 1, а n - число его разрядов. В этом случае длительность обоих сигналов А и В на уровне 0,5 от максимального значения составляет τ (см. фиг.2н). Для прототипа на уровне анализа длительности ≠2 (см. фиг.2а) длительность сигналов А и В составляет соответственно ( τ - 2 ˙Δ 1) и (τ + 2˙Δ 2) (см. фиг.2п). В предлагаемом селекторе, где по заднему фронту сигнала момент достижения уровня 0,5 максимального определен точно, длительность сигналов А и В составит соответственно ( τ - Δ 1) и ( τ + Δ 2) (см. фиг. 2м), т.е. погрешность предлагаемого селектора в определении длительности сигнала уменьшилась в 2 раза. При этом выдача признака полезного сигнала в предлагаемом селекторе производится однократно, что исключает возможность ошибочного определения числа полезных сигналов за длительное время работы селектора. Упрощение схемы предлагаемого селектора обеспечивается за счет исключения дублирующих блоков - генераторов счетных импульсов, элементов задержки и т.д., особенно при сравнительно большой разрядности устройства, например при n=12, обеспечивающей динамический диапазон амплитуд селектируемых сигналов не менее 2 порядков.

Формула изобретения

СЕЛЕКТОР СИГНАЛОВ ПО ДЛИТЕЛЬНОСТИ, содержащий многоразрядный амплитудный квантователь, вход которого соединен с входной шиной, с первого по N-й выходы - с первыми входами соответственно с первого по N-й преобразователей длительность - код, а (N+1)-й выход - с входом установки первого триггера, вход сброса которого соединен с входом каждого из N преобразователей длительность - код и с выходом элемента задержки, а также элемент ИЛИ, второй триггер, генератор счетных импульсов, выход которого соединен с третьим входом каждого из преобразователей длительность - код, регистр опорного значения длительности, выходы которого поразрядно соединены с входами первой группы входов цифрового компаратора, и выходную шину, причем каждый из N преобразователей длительность - код содержит триггер, вход установки и вход сброса которого соединены соответственно с первым и вторым входами этого же преобразователя длительность - код, счетчик импульсов, вход сброса и счетный вход которого соединены соответственно с вторым и третьим входами этого же преобразователя длительность - код, первый элемент И, а с второго по N-й преобразователи длительность - код содержат второй элемент И, отличающийся тем, что, с целью повышения точности селекции, в него введены пиковый детектор, делитель напряжения, амплитудный пороговый блок и блок элементов ИЛИ, входы с первой по N-ю групп входов которого соединены поразрядно с выходами группы выходов соответственно с первого по N-й преобразователей длительность - код, а выходы - поразрядно с входами второй группы входов цифрового компаратора, выход которого соединен с выходной шиной, а управляющий вход - с входом элемента задержки и входом второго триггера, вход сброса которого соединен с выходом элемента задержки, а вход установки - с выходом амплитудного порогового блока, первый вход которого соединен с входной шиной и информационным входом пикового детектора, а второй вход - с выходом делителя напряжения, вход которого соединен с выходом пикового детектора, управляющий вход которого соединен с выходом элемента ИЛИ, с первого по N-й входы которого соединены с первыми выходами соответственно с первого по N-й преобразователей длительность - код, а (N+1)-й вход - с выходом первого триггера и четвертым входом N-го преобразователя длительность - код, причем второй выход i-го преобразователя длительность - код соединен с четвертым входом (i-1)-го преобразователя длительность - код, где i=2,3,...,N, выход амплитудного порогового блока соединен с пятыми входами с первого по N-й преобразователей длительность - код, третий выход j-го преобразователя длительность - код соединен с шестым входом (j-1)-го преобразователя длительность - код, где j=3,4,...,N, причем в каждый преобразователь длительность - код введены коммутатор, выходы которого поразрядно соединены с выходами группы выходов преобразователя длительность - код, управляющий вход - с четвертым входом преобразователя длительность - код, а информационные входы - поразрядно с выходами счетчика импульсов, вход разрешения которого соединен с выходом первого элемента И, первый вход которого соединен с пятым входом преобразователя длительность - код, а второй вход - с выходом триггера, причем в преобразователях длительность - код с второго по N-й выход триггера соединен с первым входом второго элемента И, второй вход которого соединен с шестым входом преобразователя длительность - код, а выход - с вторым выходом преобразователя длительность - код, инверсный выход триггера в преобразователях длительность - код с третьего по N-й соединен с третьим выходом преобразователя длительность - код, а шестой вход N-го преобразователя длительность - код соединен с инверсным выходом первого триггера.

РИСУНКИ

Рисунок 1, Рисунок 2