Устройство для управления m-фазным преобразователем постоянного напряжения

 

Сущность изобретения: устройство для управления m-фазным преобразователем постоянного напряжения содержит задающий генератор 1, инвертор 2, блок управления 3, блок распределения импульсов на элементах И/4,5,6,7,8,9/. 2 ил.

Изобретение относится к электротехнике и может быть использовано при управлении m-фазными преобразователями постоянного напряжения в системах электропривода и вторичного электропитания.

Известны устройства для управления полумостовым инвертором, содержащие задающий генератор, формирователь импульсов паузы, счетный триггер, два элемента совпадения, выходные усилители [1] [2] Недостатком известных устройств является возможность появления сбоев в их работе, а также применение лишь для управления полумостовым инвертором.

Наиболее близким по технической сущности к предлагаемому устройству является выбранное в качестве прототипа устройство для управления многофазным транзисторным инвертором [3] содержащее задающий генератор, элемент задержки, блок управления, распределитель импульсов. Задающий генератор присоединен к первому входу блока управления и входу элемента задержки, выход которого присоединен ко второму входу блока управления. Блок управления включает элемент НЕ, шесть элементов И-НЕ, D-триггер и имеет 4-е выхода. Распределитель импульсов состоит, для случая 3-х фазного инвертора из шести D-триггеров, каждый из которых снабжен R-входом. Причем выход задающего генератора соединен с первыми входами первого и второго элементов И-НЕ блока и через элемент задержки с первыми входами третьего и четвертого элементов И-НЕ и входом элемента НЕ блока управления, в котором выход элемента НЕ соединен с тактовым входом D-триггера, прямой и инверсный выходы которого подключены соответственно к вторым входам первого и третьего, второго и четвертого элементов И-НЕ, выходы второго и третьего элементов И-НЕ через пятый элемент И-НЕ соединены со счетными входами первого, второго и третьего D-триггеров распределителя импульсов.

Выходы первого и четвертого элементов И-НЕ через шестой элемент И-НЕ соединены со счетными входами четвертого, пятого и шестого D-триггеров распределения импульсов. Прямой и инверсный выходы D-триггера блока управления соединены соответственно с D-входами первого и четвертого D-триггеров распределителя импульсов, в котором прямой выход первого, второго, четвертого, пятого D-триггеров соединены с D-входом второго, третьего, пятого и шестого D-триггера соответственно, инверсные выходы первого, второго, третьего, четвертого, пятого, шестого D-триггеров соединены с R-входом четвертого, пятого, шестого, первого, второго третьего D-триггеров соответственно, прямой выход шестого D-триггера соединен с D-входом D-триггера блока управления. Прямые выходы всех D-триггеров распределителя импульсов являются выходами устройства.

Известное устройство формирует систему из шести импульсов, сдвинутых относительно друг друга на 60^о, между фронтами которых создается временной интервал, что обеспечивает задержку на включение силового ключа инвертора и исключение режима протекания "сквозных" токов.

По известному описанию устройства можно строить устройства для управления инверторами и преобразователями постоянного напряжения с произвольным числом фаз.

Недостатком известного устройства является то, что оно имеет выходы, являющиеся одновременно выходами триггеров. При сбоях в работе триггеров, несмотря на наличие перекрестных защитных связей между ними, на выходах устройства могут появиться запрещенные комбинации сигналов, приводящие к появлению сквозных токов и срыву инвертирования. Особенно вероятно появление такой ситуации в переходных режимах работы устройства.

Кроме того схемотехника прототипа, реализованная на D-триггерах со статическим управлением (D-триггер тактируется уровнем напряжения, а не фронтом или срезом импульса) требует от задающего генератора и элемента задержки импульсов строго определенной формы и скважности (в предлагаемом примере скважность импульсов строго равна 0,5). Все это усложняет требования к устройству и само устройство, как в целом, так и его блоки, что также может явиться дополнительной причиной сбоев в работе известного устройства.

Здесь же следует заметить и то, что применение этих триггеров, вместо распространенных в интегральной схемотехнике триггеров с динамической синхронизацией заметно снижает область выбора элементной базы известного устройства.

Таким образом, отмеченные недостатки усложняют известное устройство и снижают его надежностные характеристики.

Целью изобретения является повышение надежности с одновременным упрощением устройства.

Указанная цель достигается тем, что в устройстве для управления m-фазным преобразователем постоянного напряжения, содержащим задающий генератор, элемент задержки, блок управления, блок распределения импульсов, причем выход задающего генератора присоединен к первому входу блока управления и к входу элемента задержки, выход элемента задержки присоединен ко второму входу блока управления, блок задержки выполнен в виде инвертора, блок управления выполнен по схеме Джонсона на 2m D-триггерах, причем инверсный вход 2m-ого D-триггера присоединен к входу D первого триггера. Счетные входы D-триггеров с нечетными номерами присоединены к выходу задающего генератора и образуют первый вход блока управления, счетные входы D-триггеров с четными номерами подключены к выходу элемента задержки и образуют второй вход блока управления, выходами блока управления являются прямые выходы D-триггеров с нечетными номерами и инверсные выходы D-триггеров с четными номерами. Блок распределения импульсов выполнен на 2m двухвходовых элементах совпадения с логикой И с прямым и инверсным входами. Прямой и инверсный входы, принадлежащие разным из двух элементов совпадения, объединены, к одному из объединенных входов двух элементов совпадения присоединен прямой выход D-триггера с нечетным номером, к другому объединенному входу этой пары элементов совпадения присоединен инверсный выход следующего за D-триггером с нечетным номером D-триггера с четным номером, а выходы элементов совпадения блока распределения импульсов являются выходами устройства.

На фиг. 1 представлена схема устройства для управления m-фазным преобразователем постоянного напряжения, изображен вариант для m 3; на фиг.2 диаграммы, поясняющие его работу.

Устройство для управления m-фазным преобразователем постоянного напряжения (фиг. 1) содержит задающий генератор 1, элемент задержки 2 в виде инвертора, блок управления 3, блок распределения импульсов 4. Блок управления 3 содержит шесть D-триггеров 5-10 с динамическим управлением по срезу импульса, счетные входы триггеров 5, 7, 9 объединены в первый вход блока управления, подключенный к выходу задающего генератора 1, счетные входы триггеров 6, 8, 10 объединены во второй вход блока управления, подключенный к задающему генератору 1 через элемент задержки 2. D-триггеры блока управления 5-10 соединены по схеме Джонсона, перекрестная связь образована соединением инверсного выхода триггера 10 с входом D-триггера 5. Блок распределения импульсов 4 содержит шесть двухвходовых элементов совпадения с логикой И с прямым и инверсным входами 11-16. Элементы совпадения 11 и 12, 13 и 14, 15 и 16 образуют пары. Прямые и инверсные входы разных элементов одной пары объединены. К одному объединенному входу одной пары, например 11-12, присоединен прямой выход D-триггера с нечетным номером, например 5, блока управления 3, к другому объединенному входу этой же пары, присоединен инверсный выход следующего за D-триггером с нечетным номером 5, D-триггера с четным номером, например 6. Присоединение пар 13 и 14, 15 и 16 к выходам блока управления 3 аналогично. Выходы элементов совпадения 11-16 блока распределения импульсов 4 являются выходами устройства.

Устройство работает следующим образом.

Импульсы с выхода задающего генератора 1 (фиг.2,а) поступают на первый вход блока управления 3 и на вход элемента задержки 2, обеспечивающего инвертирование входного сигнала. Импульсы с выхода элемента задержки 2 (фиг.2,б) поступают на второй вход блока управления 3.

Ширина импульса задающего генератора определяет время задержки t_зд, требуемое для исключения "сквозных" токов через силовые ключи 3-х фазного преобразователя постоянного напряжения.

На первый и второй входы блока управления 3 поступают синхросигналы (перепад импульса с высокого значения сигнала на низкий) со сдвигом на t_зд. При поступлении синхроимпульсов на входы блока управления 3 на выходах счетчика Джонсона (триггеры 5-10) появляется система напряжений с длительностью импульса на каждом выходе 180^о. На прямых выходах триггеров 5, 7, 9 имеем систему импульсов, представленных на фиг.2,в,д,ж, на инверсных выходах триггеров 6, 8, 10 имеем, соответственно, систему импульсов сдвинутых относительно первых на время 180^о-t_зд и представленных на фиг.2г,е,з.

Сигнал прямого выхода триггера блока управления 3, например 5 (фиг.2,в), поступает на объединенные прямой и инверсный входы одной пары элементов совпадения, например 11 и 12, соответствующий ему сигнал инверсного выхода триггера блока управления 3, например 6, (фиг.2,г) поступает на другие объединенные прямой и инверсный входы этой же пары элементов совпадения. При этом на выходе А элемента совпадения 11 появляются сигналы в соответствии с фиг. 2, и, а на выходе А элемента совпадения 12 появляются сигналы в соответствии с фиг.2,к.

Из фиг. 2 также следует, что сигналы на выходах А и А появляются только при соответствующей комбинации "1" и "0" на объединенных входах пары элементов совпадения, например 11 и 12, и не могут появиться при одновременном появлении двух "0" или двух "1". Аналогично сигналы формируются на выходах В и В, С и С.

Таким образом, при сбоях в работе блока управления 3 (сбой триггеров 5-10) на выходах пары элементов совпадения, управляющей одной фазой, запрещенной комбинации импульсов появиться не может.

Система напряжений А, В, С, А, В, С имеет между импульсами последовательный сдвиг в 60^о, обеспечивает управление 3-х фазным преобразователем постоянного напряжения и исключает режим "сквозных" токов.

Таким образом, предлагаемое устройство по сравнению с прототипом обеспечивает повышение надежности и упрощение схемотехники.

По описанной схеме можно строить устройства управления с произвольным числом фаз.

Применение в предлагаемом устройстве задающего генератора с регулируемой в небольшом диапазоне шириной синхроимпульсов позволяет регулировать время задержки.

Пара элементов совпадения, например 11 и 12, обеспечивающая управление одной фазой m-фазного преобразователя постоянного напряжения, может быть выполнена как на логических микросхемах так и на входных цепях оптронных усилителей [4] что также обеспечивает повышение надежности и упрощение устройства.

Экспериментальные исследования показывают, что по сравнению с прототипом предлагаемое устройство более надежно в работе и имеет более простую схему.

Формула изобретения

УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ M-ФАЗНЫМ ПРЕОБРАЗОВАТЕЛЕМ ПОСТОЯННОГО НАПРЯЖЕНИЯ, содержащее задающий генератор, элемент задержки, блок управления, блок распределения импульсов, причем выход задающего генератора присоединен к первому входу блока управления и входу элемента задержки, выход элемента задержки присоединен к второму входу блока управления, отличающееся тем, что, с целью повышения надежности с одновременным упрощением, блок задержки выполнен в виде инвертора, блок управления выполнен по схеме Джонсона на 2m D-триггерах, причем инверсный вход 2m-го D-триггера присоединен к D-входу первого D-триггера, счетные входы D-триггеров с нечетными номерами присоединены к выходу задающего генератора и использованы как первый вход блока управления, счетные входы D-триггеров с четными номерами подключены к выходу элемента задержки и использованы как второй вход блока управления, в качестве выходов блока управления использованы прямые выходы D-триггеров с нечетными номерами и инверсные выходы D-триггеров с четными номерами, блок распределения импульсов выполнен на m парах двухвходовых элементов И с прямым и инверсным входами, причем прямой и инверсный входы каждой пары элементов И объединены, к одним объединенным входам каждой пары элементов И присоединен прямой вход D-триггера с нечетным номером, к другим объединенным входам этой пары элементов И присоединен инверсный выход следующего за D-триггером с нечетным номером D-триггера с четным номером, а выходы элементов И блока распределения импульсов использованы как выходы устройства.

РИСУНКИ

Рисунок 1, Рисунок 2