Устройство микропрограммного управления

 

Изобретение относится к вычислительной технике и может быть использовано при построении систем управления и в составе сложных систем управления ЭВМ различных классов. Целью изобретения является повышение достоверности функционирования за счет запоминания состояний устройства при сбое и возвратов к ошибочно выполненным командам для многократно вложенных последовательностей команд. Устройство содержит шесть мультиплексоров, три триггера, три счетчика, два регистра, два блока памяти и микропрограммный автомат внутреннего управления. На каждый код входной информации (задания) устройство формирует последовательность выходных управляющих кодов. Устройство воспринимает и отрабатывает многократно вложенные задания, придерживаясь скобочной дисциплины. В режиме управления устройство идентифицирует и запоминает сбойное состояние управления, в режиме анализа восстанавливает сбойное состояние управления. Устройство обменивается информацией с устройством управления верхнего уровня и управляет исполнительным устройством в асинхронном режиме в принятом стандарте сопряжения. Отличительными особенностями структуры устройства является использование двух блоков памяти для хранения информации различного вида. 6 ил.

Изобретение относится к вычислительной технике и может быть использовано при построении систем управления объектами новой техники и в составе сложных систем управления ЭВМ различных классов.

Целью изобретения является повышение достоверности функционирования за счет запоминания состояний устройства при сбое и возвратов к ошибочно выполненным командам для многократно вложенных последовательностей команд.

На фиг. 1 представлена функциональная схема устройства; на фиг. 2 показан пример блок-схемы микропрограммы работы устройства.

Устройство содержит шесть мультиплексоров 1-6 режима, признака последнего кода, адреса, информации, базы, индекса три триггера 7-9 режима, признака последнего кода, записи, три счетчика 10-12 магазина, базы, индекса, два регистра 13, 14 информации, вершины магазина, два блока 15, 16 памяти магазина, информации и микропрограммный автомат 17 внутреннего управления, входы-выходы 18 информации устройства, вход 19 и выход 20 режима восстановления ошибочной команды устройства, входы 21 логических условий подтверждения выдачи операции, 22 подтверждения индикации завершения цикла, 23 приема операции, 24 требования выдачи операции, 25 запрета выдачи операции, вход 26 тактовых импульсов устройства, выходы 27 приема кода операции, 28 приема признаков выдачи операции, 29 выдачи операции, 30 правильного и 31 неправильного завершения цикла управления, выходы 32-34 триггеров признака последнего кода, режима, записи, выходы 35-53 микропрограммного автомата 17.

Блок-схема микропрограммы работы устройства содержит (фиг. 2) микрокоманду 54 начального состояния ожидания и анализа сигналов с входа 23, 24 или 25, микропрограмму 55 или 60, 61-64 выдачи информации на входы-выходы 18, признака режима на выход 20, сигналов 27 индикации приема кода операции, 29 выдачи операции и ожидания логического условия с входа 21, микропрограмму 55 или 60, 56-59, 64 повторной выдачи на входы-выходы 18 ранее неправильно выполненной команды, признака режима на выход 20, сигналов 27 индикации приема кода операции, 29 выдачи операции и ожидания логического условия с входа 21, микропрограмму 65, 62-64 выдачи при "нулевом" признаке режима на входы-выходы 18 одной (включая последнюю) операции последовательности, определенной ранее принятым входным кодом операции, сигналов на выход 28 индикации приема признаков выдачи операции и на выход 29 индикации выдачи операции, а также ожидания логического условия на входе 21, микропрограмму 65-67 успешного окончания формирования последовательности выходных управляющих кодов формирование сигналов на выходах 28, 30 и ожидание поступления сигнала с входа 22, микропрограмму 68, 69, 67 реакции устройства на правильное выполнение ранее неправильно выполненной операции формирование сигналов на выходах 28, 30 и ожидание сигнала с входа 22, микропрограмму 70, 71, 73 неуспешного окончания формирования последовательности выходных управляющих кодов формирование сигналов на выходах 28, 31 и ожидание сигнала с входа 22, микропрограмму 70, 72, 73 неуспешного окончания повторно выданной операции (ранее запомненной неправильно выполненной операции) формирование сигналов на выходах 28, 31 и ожидание с входа 22.

Входы-выходы 18 устройства выполнены как многоразрядная общая шина. Выходы мультиплексора 6 и выходы блока 16 памяти подключены к общей шине по схеме "проводное ИЛИ".

В блоке 16 памяти по младшим адресам массивами записаны значения выходных управляющих кодов, адрес начального элемента каждого массива определяется кодом входного задания плюс "единица", размерность каждого массива допускается переменной (это соответствует переменной длине последовательности выходных управляющих кодов). Старшее адресное пространство блока 16 памяти используется для оперативного запоминания текущей информации устройства.

Внутренний автомат 17 управления может реализовать блок-схему алгоритма, представленную на фиг. 2, различными схемными средствами. Ряд вариантов структур микропрограммного автомата 17 внутреннего управления представлен на фиг. 3-6.

На фиг. 3 представлен автомат микропрограммного типа с естественным следованием микрокоманд, безусловными, условными переходами и ветвлением. Он содержит выходы микроприказов 74 выбора условия, 75 анализа условия, 76 разрешения ветвления, 77 "+1" к коду адреса микрокоманды, 78 поля адреса микрокоманды, элементы И 79, 80, элемент НЕ 81, регистр 82 микрокоманд, блок 83 памяти микрокоманд, группу 84 элементов ИЛИ, мультиплексор 85 адреса микрокоманд, регистр 86 адреса, сумматор ("+1") 87, регистр 88 условий, элемент И 89, мультиплексор 90 условий, 91 вход логической "1".

На фиг. 4 представлен автомат микропрограммного типа с безусловными переходами и ветвлением. Он содержит регистр 92 микрокоманд, блок 93 памяти микрокоманд, группу 94 элементов ИЛИ, регистр 95 условий, элемент И 96, мультиплексор 97 условий.

На фиг. 5 представлен автомат микропрограммного типа с безусловными и условными переходами. Он содержит элемент НЕ 98, элемент И 99, элемент ИЛИ 100, регистр 101 микрокоманд, блок 102 памяти микрокоманд, регистр 103 адреса микрокоманд, элементы И 104-108.

На фиг. 6 представлен автомат регистрового типа, который содержит элементы НЕ 109-112, элементы ИЛИ 113-135, элементы И 136-151, шифраторы 152-156, триггеры 157-196.

Рассмотрим работу устройства в соответствии с блок-схемой алгоритма, представленной на фиг. 2. В начальном состоянии 54 устройство может находиться сколь угодно долго, ожидая появления одного из инициативных сигналов логических условий с входа 23, 24 или 25. Микрокоманда 54 содержит для реализации автомата 17 в соответствии с фиг. 3 "нулевой" код поля 78 адреса регистра 82, код поля 74, определяющий подключение признака режима 33 через мультиплексор 90 к элементу И 89 (т.е. анализ признака режима), "единичные" микроприказы 75-77, остальные микроприказы пассивные. До появления сигнала с входа 23, 24 или 25 и если признак 33 "нулевой", то "нулевой" выходной сигнал элемента И 89 управляет подключением через мультиплексор 85 и элементы ИЛИ 84 к входам адреса блока 83 памяти кода ("нулевого") поля 78, соответственно которому из блока 83 памяти читается и записывается в регистр 82 код того же самого состояния. В регистр 86 при этом записывается код поля 78 плюс единица, т.е. 0 01. Каждый тактовый сигнал при этом обновляет содержимое (постоянное) регистров 82 и 86. При наличии одного из логических условий 23, 24 или 25 код регистра 88 вписывается в "нулевой" код поля 78 и образует адрес ветвления, в соответствии с которым в регистр 82 записывается одно из трех состояний: 55, 60 (эти два состояния имеют одинаковый код регистра 82 микрокоманд, отличие этих состояний определяется формированием сигнала 45 или 52 в зависимости от значения условия 34), 65 или 70. В регистр 86 записывается код адреса ветвления плюс единица. Если до появления сигнала с входа 23, 24 или 25 признак 33 "единица", то устройство по очередному тактовому сигналу из состояния 54 переходит в промежуточное состояние (на фиг. 3 не показано), в котором в регистре 86 устанавливается код 0 010, а в регистре 82 код, имеющий поле 78 "нулевое", микроприказы 75, 76 "нулевые", микроприказ 77 "единичный", остальные микроприказы пассивные. Из этого промежуточного состояния автомат возвращается в состояние 54. В этом случае (при признаке 33, равном единице) в состоянии 54 средствами логики (элемента ИЛИ 84) выполняется конкатенация кода регистра 88 с кодов регистра 86 (0 001). Если код регистра 88 "нулевой", то автомат переходит в промежуточное состояние, если код регистра 88 не "нулевой", то в регистр 82 записывается одно из трех состояний ветвления: 55, 60 (имеют одинаковый код регистра 82), 68 или 70. В регистр 86 записывается код ветвления плюс два. Два младших разряда регистра 86 остаются младшими разрядами адреса блока 83 памяти независимо от кода регистра 88. Таким образом, в зависимости от значения признака 33 и входного логического условия (23, 24, 25) автомат переходит из состояния 54 в одно из пяти состояний.

Для реализации автомата 17 в соответствии с фиг. 4 микрокоманда 54 содержит "нулевой" код поля адреса регистра 92, подключенного к первым входам элементов ИЛИ 94, "единичный" микроприказ чтения регистра 95, код поля управления мультиплексора 97 таким, что определяет выбор (и анализ) признака 33, и "единичный" микроприказ анализа состояния 34 триггера 9 через элемент И 96. До появления сигнала с входа 23, 24 или 25 вне зависимости от значения условий 33, 34 устройство остается в состоянии 54, так как в блоке 93 памяти по адресам 0 0ХХ записаны одинаковые коды микрокоманд, определяющие состояние 54. При наличии одного из логических условий устройство переходит в состояние 55, 60, 65, 68, 70 путем чтения из блока 93 памяти и записи в регистр 92 кода соответствующей микрокоманды. Для реализации автомата 17 в соответствии с фиг. 5 микрокоманда 54 содержит "единицу" только в разряде регистра 101, подключенном к первым входам элементов И 106-108. После прихода одного из сигналов на вход 23, 24 или 25 осуществляется переход в соответствующее состояние 55, 60, 65, 68, 70.

Для реализации автомата 17 в соответствии с фиг. 6 состоянию 54 соответствует "единичное" состояние триггера 157 (а также триггера 177), которое формирует разрешение на первых входах элементов И 141, 145, 149. С приходом одного из логических условий на вход 23, 24 или 25 осуществляются для сигнала с входа 23 анализ условия 34 и установка в "единицу" одного из триггеров 158 или 159, для сигнала с входа 24 анализ условия 33 и установка в "единицу" одного из триггеров 165 или 170, для сигнала с входа 25 установка в "единицу" триггера 173.

Сигнал, приходящий на вход 23, сопровождает задание, поступающее на входы-выходы 18, и переводит устройство из состояния выполнения микрокоманды 54 в зависимости от состояния триггера 9 к микрокоманде 55 или к микрокоманде 60. При выполнении микрокоманд 55 и 60 на соответствующем выходе устройства формируется сигнал 27 подтверждения приема задания с входов-выходов 18, микроприказы 35, 46, 49 управляют записью режима (с входа 19) и кода задания соответственно в триггер 7, в регистр 13 и в счетчик 12 (при этом микроприказы 39 и 47 управляют подключением источников информации через мультиплексоры 1 и 4 к входам соответственно триггера 7 и регистра 13). При выполнении микрокоманды 55 (если состояние 34 триггера 9 "единица") дополнительно (к выполнению микрокоманды 60) осуществляется запись микроприказом 51 кода регистра 14 в счетчик 11 (при этом микроприказы 48 управляют подключением выходов регистра 14 через мультиплексор 5 к входам счетчика 11). Пусть, например, в исходном состоянии регистр 14 содержит "нулевой" код, триггер 9 установлен в "единицу". Кроме того, микрокоманды 55, 60 одинаково анализируют состояние 33 триггера 7 режима.

Для реализации автомата 17 в соответствии с фиг. 3 "единичный" выход 33 триггера 7 через мультиплексор 90 поступает на второй вход элемента И 89, на первом входе которого установлен "единичный" микроприказ 75, с выхода элемента И 89 значение признака режима управляет мультиплексором 85, определяя источник адреса следующей микрокоманды.

Для реализации автомата в соответствии с фиг. 4 "единичный" выход 33 триггера 7 через мультиплексор 97 поступает на второй вход элемента ИЛИ младшего разряда группы 94 элементов ИЛИ, на первый вход которого с соответствующего выхода регистра 92 подается "нулевое" значение младшего бита адреса. Таким образом, в зависимости от значения признака режима устанавливается четный или нечетный адрес следующей микрокоманды.

Для реализации автомата 17 в соответствии с фиг. 5 сигнал "единичного" выхода 33 триггера 7 определяет значение одного разряда регистра 103 и тем самым тот или иной код следующей микрокоманды.

Для реализации автомата 17 в соответствии с фиг. 6 выходной сигнал элемента ИЛИ 117 в зависимости от значения признака режима проходит через элемент И 142 или 143 и устанавливает в "единицу" триггер 180 или 184 и затем триггер 160 или 164.

В зависимости от значения признака режима осуществляется переход к микрокоманде 61 ("нулевой" режим) или 56 ("единичный" режим). При выполнении микрокоманды 56 микроприказы 44 управляют подключением выходов регистра 13 через мультиплексор 3 к адресным входам блока 16 памяти, микроприказ 43 управляет чтением информации по установленному адресу, микроприказы 48 управляют подключением выходов блока 16 памяти через мультиплексор 5 к информационным входам счетчика 11, а микроприказ 51 управляет записью считанного из блока 16 кода в счетчик 11. Одновременно с выполнением микрокоманды 56 формируется следующая микрокоманда 57. При выполнении микрокоманды 57 микроприказы 44 управляют подключением выходов счетчика 11 через мультиплексор 3 к адресным входам блока 16 памяти, микроприказ 43 управляет чтением информации по установленному адресу, микроприказ 49 управляет записью информации, считанной из блока 16 памяти, в счетчик 12. Микроприказ 36 устанавливает триггер 9 в "ноль". При выполнении микрокоманды 58 микроприказы 44 управляют подключением выходов счетчика 12 через мультиплексор 3 к адресным входам блока 16 памяти, микроприказ 43 управляет чтением информации из блока 16 памяти, микроприказ 39 управляет подключение (М + 1)-го выхода блока 16 памяти через мультиплексор 2 к информационному входу триггера 8, микроприказ 38 управляет записью признака последнего кода, считанного из блока 16, в триггер 8, микроприказ 41 увеличивает на единицу код счетчика 10. При выполнении микрокоманды 59 микроприказ 40 управляет записью кодов триггеров 7 и 8, регистра 13 и счетчика 11 в блок 15 памяти по адресу, установленному в счетчике 10 предыдущей микрокомандой. При выполнении микрокоманды 64 микроприказы 44 управляют подключением выходов счетчика 12 через мультиплексор 3 к адресным входам блока 16 памяти, микроприказ 43 управляет чтением информации из блока 16 памяти, микроприказ 29 формирует на соответствующем выходе признак выдачи операции. Устройство ожидает прихода на вход 21 логического условия подтверждения выдачи операции. До тех пор, пока этот сигнал не станет "единичным", устройство находится в состоянии выполнения микрокоманды 64. Если на входе 21 установлен "единичный" сигнал, то осуществляется возврат к микрокоманде 54. Устройство опять ожидает поступления одного из инициативных сигналов (с входа 23, 24 или 25). При выполнении микрокоманды 61 микроприказ 36 устанавливает в "ноль" триггер 9, микроприказы 50 и 52 увеличивают на единицу коды счетчиков 12 и 11 соответственно. При выполнении микрокоманды 62 микроприказ 41 увеличивает на единицу код счетчика 10, микроприказы 44 управляют подключением выходов счетчика 12 через мультиплексор 3 к адресным входам блока 16 памяти, микроприказ 43 управляет чтением информации из блока 16 памяти, микроприказ 39 управляет подключением (М + 1)-го выхода блока 16 памяти через мультиплексор 2 к информационному входу триггера 8, микроприказ 38 управляет записью признака последнего кода в триггер 8. При выполнении микрокоманды 63 микроприказ 40 управляет записью информации триггеров 7 и 8, регистра 13 и счетчика 11 в блок 15 памяти, микроприказы 44 управляют подключением выходов счетчика 11 через мультиплексор 3 к адресным входам блока 16 памяти, микроприказ 53 управляет подключением выходов счетчика 12 через мультиплексор 6 к информационным входам-выходам блока 16 памяти, микроприказ 43 управляет записью кода счетчика 12 в блок 16 памяти по адресу, определяемому кодом счетчика 11. После этого выполняется (так, как описано выше) микрокоманда 64 и устройство ожидает прихода сигнала на вход 21, после чего осуществляется возврат к микрокоманде 54.

Если опять приходит сигнал на вход 23 (сопровождая новое задание, вложенное в предыдущее), то устройство при "нулевом" признаке режима на входе 19 опять выполняет микропрограмму 55 или 60 и затем 61-64, а при "единичном" признаке режима микропрограмму 57 или 60 и затем 56-59, 64, работая аналогично описанному за исключением того, что при выполнении микрокоманды 55 микроприказ 51 не изменяет содержимое счетчика 11 (не переписывает в него код регистра 14), так как триггер 9 находится в "нулевом" состоянии он установлен в "ноль" микрокомандой 61 (при "нулевом" режиме) или микрокомандой 57 (при "единичном" режиме) в предыдущем цикле выполнения микропрограммы 55-64.

Новые задания могут поступать произвольное число раз, их количество ограничено только разрядностью соответствующих регистров 13, 14 и счетчиков 10-12 и объемом блоков 15, 16 памяти.

Сигнал, приходящий на вход 24 (аналогично сигналу с входа 23) переводит устройство в зависимости от значения признака режима 33 в состояние 65 (при "нулевом признаке режима) или 69 (при "единичном" признаке режима). При выполнении микрокоманды 65 микроприказ 50 увеличивает на единицу код счетчика 12, микроприказ 42 уменьшает на единицу код счетчика 10, микроприказ 28 формирует на соответствующем выходе сигнал приема признаков выдачи операции. Кроме того, микрокоманда 65 выполняет анализ признака 32 последнего кода, в зависимости от значения которого осуществляется переход к микрокоманде 62 в случае "нулевого" признака последнего кода (предыдущий код, выданный на выходы 18 не был последним) или 66 в случае "единичного" признака последнего кода. При переходе к микрокоманде 62 устройство работает аналогично описанному. При выполнении микрокоманды 66 микроприказ 36 устанавливает в "ноль" триггер 9, микроприказ 40 управляет чтением информации из блока 15 памяти, микроприказы 39, 47, 48 управляют подключением соответствующих выходов блока 15 памяти к информационным входам триггеров 7, 8 (через мультиплексоры 1, 2), к информационным входам регистра 13 и счетчика 11 (через мультиплексоры 4 и 5), а микроприказы 35, 38, 46, 51 управляют записью считанной информации в триггеры 7, 8, регистр 13 и счетчик 11. При выполнении микрокоманды 68 микроприказ 42 уменьшает на единицу код счетчика 10, микроприказ 28 формирует на соответствующем выходе устройства сигнал приема признаков выдачи операции. Микрокоманда 69 выполняется в целом аналогично микрокоманде 66 за исключением того, что при выполнении микрокоманды 69 не устанавливается в "ноль" триггер 9. После микрокоманд 66 и 69 осуществляется переход к микрокоманде 67. При выполнении микрокоманды 67 микроприказ 45 управляет записью кода счетчика 11 в регистр 14, микроприказы 44 управляют подключением выходов счетчика 11 через мультиплексор 3 к адресным входам блока 16 памяти, микроприказ 43 управляет чтением информации из блока 16 памяти, микроприказ 49 управляет записью считанной информации в счетчик 12, а микроприказ 30 формирует на соответствующем выходе устройства признак правильного завершения цикла управления. В состоянии 67 устройство может находиться сколь угодно долго, ожидая сигнала с входа 22 подтверждения индикации завершения цикла, после прихода которого устройство возвращается в состояние 54.

Сигнал, приходящий на вход 25, переводит устройство в состояние 70. При выполнении микрокоманды 70 микроприказ 37 устанавливает в "единицу" триггер 9, микроприказ 42 уменьшает на единицу код счетчика 10, микроприказ 28 формирует на соответствующем выходе сигнал приема признаков выдачи операции. Кроме того, микрокоманда 70 выполняет анализ признака режима 33, в зависимости от значения которого устройство переходит в состояние 71 ("нулевой" режим) или 72 ("единичный" режим). При выполнении микрокоманды 71 микроприказы 44 подключают выходы регистра 13 через мультиплексор 3 к адресным входам блока 16 памяти, микроприказ 53 подключает выходы счетчика 11 через мультиплексор 6 к информационным входам-выходам блока 16 памяти, микроприказ 43 управляет записью в блок 16 памяти кода счетчика 11 по адресу, определяемому кодом регистра 13, микроприказ 40 управляет чтением информации из блока 15 памяти, микроприказы 39, 47, 48 управляют подключением соответствующих выходов блока 15 памяти к информационным входам триггеров 7, 8, регистра 13 и счетчика 11, микроприказы 35, 38, 46, 51 управляют записью считанной информации в соответствующий приемник. Микрокоманда 72 выполняется аналогично микрокоманде 71 за исключением того, что в микрокоманде 72 не выполняется запись кода счетчика 11 в блок 16 памяти. После микрокоманд 71, 72 осуществляется переход к микрокоманде 73, при выполнении которой микроприказы 44 управляют подключением выходов счетчика 11 через мультиплексор 3 к адресным входам блока 16 памяти, микроприказ 43 управляет чтением информации из блока 16 памяти, микроприказ 49 управляет записью считанной информации в счетчик 12, микроприказ 31 формирует на соответствующем выходе устройства сигнал неправильного завершения цикла управления. В этом состоянии 73 устройство может находиться сколь угодно долго, ожидая логическое условие подтверждения индикации завершения цикла с входа 22. После прихода этого сигнала устройство возвращается в состояние 54.

Формула изобретения

УСТРОЙСТВО МИКРОПРОГРАММНОГО УПРАВЛЕНИЯ, содержащее триггер признака последнего кода, триггер режима, регистр информации, счетчик индекса, блок памяти информации и микропрограммный автомат внутреннего управления, причем K-й разряд информационного входа-выхода блока памяти информации подключен соответственно к K-му разряду входа-выхода управляющей информации устройства, ( где M разрядность входа-выхода управляющей информации устройства), тактовый вход и входы логических условий с первого по седьмой микропрограммного автомата внутреннего управления подключены соответственно к тактовому входу устройства, к выходам триггера режима, триггера признака последнего кода, входам логических условий подтверждения выдачи операции, подтверждения завершения цикла, приема кода операции, требования выдачи операции, запрета выдачи операции устройства, а выходы с первого по одиннадцатый микропрограммного автомата внутреннего управления подключены соответственно к синхровходам триггеров режима и признака последнего кода, входу записи и входу "+1" счетчика индекса, входу записи данных блока памяти информации и выходам индикации приема признаков выдачи операции, индикации приема кода операции, индикации правильного завершения цикла управления, индикации неправильного завершения цикла управления и индикации выдачи операции устройства, отличающееся тем, что с целью повышения достоверности функционирования путем запоминания состояний устройства при сбое и возвратов к ошибочно выполненным командам для многократно вложенных последовательностей команд, в него введены триггер записи, мультиплексор режима, мультиплексор признака последнего кода, мультиплексор информации, мультиплексор адреса, мультиплексор базы, мультиплексор индекса, счетчик магазина, счетчик базы, регистр вершины магазина и блок памяти магазина, причем K-й разряд информационного входа-выхода блока памяти информации подключен к выходу K-го разряда мультиплексора индекса и входам K-х разрядов информационного входа счетчика индекса, первого информационного входа мультиплексора информации и первого информационного входа мультиплексора базы, (M+1)-й разряд информационного выхода блока памяти информации подключен к первому входу мультиплексора признака последнего кода, выход которого подключен к информационному входу триггера признака последнего кода, вход логического условия режима восстановления ошибочной команы устройства подключен к первому входу мультиплексора режима, выход которого подключен к информационному входу триггера режима, выход которого подключен к выходу режима восстановления ошибочной команды устройства, выход K-го разряда счетчика индекса подключен к K-м разрядам первых информационных входов мультиплексора индекса и мультиплексора адреса, K-е разряды вторых информационных входов которых вместе с K-м разрядом информационного входа регистра вершины магазина подключены к выходу K-го разряда счетчика базы, K-й разряд информационного входа которого подключен к выходу K-го разряда мультиплексора базы, K-й разряд второго информационного входа которого подключен к выходу K-го разряда регистра вершины магазина, выход K-го разряда мультиплексора информации подключен к K-му разряду информационного входа регистра информации, K-й разряд выхода которого подключен к K-му разряду третьего информационного входа мультиплексора адреса, выходы которого подключены к входам адреса блока памяти информации, выходы счетчика магазина подключены к адресным входам блока памяти магазина, информационные входы которого подключены к выходам триггеров режима и признака последнего кода, регистра информации и счетчика базы, выходы блока памяти магазина подключены соответственно к вторым информационным входам мультиплексоров режима и признака последнего кода, а также к вторым информационным входам мультиплексора информации и мультиплексора базы, выходы с двенадцатого по двадцать четвертый микропрограммного автомата внутреннего управления подключены соответственно к входам установки в "0" и в "1" триггера записи, к соединенным между собой управляющим входам мультиплексоров режима и признака последнего кода, входу записи блока памяти магазина, входам "+1" и "-1" счетчика магазина, управляющим входам мультиплексора адреса, входу записи регистра вершины магазина, входу управления мультиплексора информации, входам управления мультиплексора базы, входам записи и "+1" счетчика базы и входу управления мультиплексора индекса, восьмой вход логических условий микропрограммного автомата внутреннего управления подключен к выходу триггера записи.

РИСУНКИ

Рисунок 1, Рисунок 2, Рисунок 3, Рисунок 4, Рисунок 5, Рисунок 6



 

Похожие патенты:

Изобретение относится к вычислительной технике и может быть использовано при построении систем управления и в составе сложных систем управления ЭВМ различных классов

Изобретение относится к вычислительной технике и может быть использовано при построении систем управления и в составе сложных систем управления ЭВМ различных классов

Изобретение относится к вычислительной технике и может быть использовано при разработке устройств управления вычислительных систем

Изобретение относится к вычислительной технике, в частности к микропрограммным устройствам управления

Изобретение относится к области автоматики и вычислительной техники и может быть использовано при -проектировании микропрограммных устройств управления

Изобретение относится к вычислительной технике и может найти применение при создании центральных процессоров

Изобретение относится к вычислительной технике и может быть использовано при построении устройств микропрограммного управления с обнаружением и исправлением ошибок

Изобретение относится к вычислительной технике и может быть применено в ЭВМ с /микропрограммным управлением

Изобретение относится к вычислительной технике

Изобретение относится к вычислительной технике и может быть использовано при построении систем управления и в составе сложных систем управления ЭВМ различных классов

Изобретение относится к вычислительной технике и может быть использовано при построении систем управления и в составе сложных систем управления ЭВМ различных классов

Изобретение относится к автоматике и вычислительной технике и может быть использовано для работы в резервированных устройствах

Изобретение относится к вычислительной технике и может быть использовано при построении вычислительных систем повышенной надежности

Изобретение относится к автоматике и вычислительной технике и может быть использовано для работы в резервированных устройствах

Изобретение относится к технике связи и может быть использовано, в частности, в устройствах резервирования тактового генератора узла связи, и может применяться при выборе опорного сигнала системы синхронизации цифровой сети связи

Изобретение относится к вычислительной технике, в частности к обнаружению и исправлению ошибок при передаче информации по каналам связи или записи/чтения информации на устройствах памяти, например системах магнитной, магнитооптической, оптической памяти

Изобретение относится к вычислительной технике и может быть использовано при построении легкотестируемых устройств

Изобретение относится к вычислительной технике и может быть использовано для поиска перемежающихся неисправностей в микропроцессорных системах в реальном масштабе времени

Изобретение относится к вычислителной технике и может быть использовано в локальных вычислительных сетях с множественным доступом с контролем несущей и обнаружением конфликтов
Наверх