Знаковый коррелометр

 

Использование: в вычислительной технике для измерения знаковой корреляционной функции анализируемого процесса на определенном временном интервале. Сущность изобретения: знаковый коррелометр осуществляет преобразование сигналов случайных функций X (t), Y (t) в сигналы sign X (t), sign Y (t), их измерение в интервале T с дискретом Δt и вычисление n значений знаковой корреляционной функции Принцип измерения состоит в накоплении сигналов sign X(t), sign Y(t) с уровнями лог "1", если X(t), Y(t) > 0, и лог. "0", если X(t), Y(t) < 0, за интервал T, который складывается из времени анализа сигналов T = N·Δt формировании параллельного N разрядного кода, где каждый бит представляет информацию входного процесса, взятого с интервалом Δt, суммировании со знаком совпадающих битов N разрядного кода сигнала X(t) со сдвинутыми на n разрядов (интервал корреляции) битами N разрядного кода сигнала Y(t) с последующим усреднением по интервалу обработки N-n, где n - количество сдвигов, соответствующих интервалу корреляции, и вычислении значения знаковой корреляционной функции. 1 з. п. ф-лы, 3 ил.

Изобретение относится к вычислительной и измерительной технике и может быть использовано в радиолокации и радионавигации для решения задач распознавания сигналов, отличающихся интервалом корреляции.

Известно устройство, содержащее 2 усилителя-ограничителя, 2 элемента И, элемент НЕ, триггер, генератор импульсов, ключ, 2 счетчика, управляемый делитель и одновибратор [1] Сущность работы устройства состоит в оценке вероятности смены знака исследуемого процесса Х(t) с последующим переходом к оценке автокорреляционной функции за счет использования дополнительной аппаратуры. Работа устройства заключается в преобразовании входного сигнала Х(t) в функцию вида sing X(t) за счет использования усилителя-ограничителя.

Сигнал, превысивший порог с выхода усилителя-ограничителя, с уровнем лог. "1" подается на один из элементов И, а с уровнем лог. "0" через элемент НЕ подается на другой элемент И, на вторые входы которых подаются тактовые импульсы с выхода генератора. В зависимости от знака сигнала Х(t) на выходах элементов И будет появляться тактовый импульс, который будет воздействовать на триггер. Каждый раз в момент смены состояния триггера одновибратор будет формировать импульс, а за интервал анализа Т n импульсов, которые подсчитываются первым счетчиком. Второй счетчик отсчитывает интервал анализа Т, состоящий из N тактовых импульсов.

Однако это устройство не позволяет определять значения автокорреляционной функции (вероятности совпадения знаков) с различными значениями интервала корреляции, если время выборки анализируемого процесса соответствует времени изменения периода повторения генератора тактовых импульсов. Этот недостаток не позволяет использовать данное устройство для анализа процесса в условиях ограничения стационарности входного сигнала.

Наиболее близким к изобретению по своей технической сущности является знаковый коррелометр (2), содержащий два усилителя-ограничителя, генератор тактовых импульсов, два инвертора, два элемента И, два элемента задержки, элемент сравнения, состоящий из двух элементов И и одного элемента ИЛИ, делитель частоты, два счетчика, ключ, переключатель, одновибратор и триггер. Нахождение оценки вероятности смены знаков (знаковой корреляционной функции) производится путем подсчета импульсов, соответствующих смене знаков сигнала Y относительно сигнала Х, при этом определяется вероятность этого события, по которой может быть найден взаимный корреляционный момент.

Известно, что в радиолокации и радионавигации съем значений (запись) отраженного сигнала производится каждый период зондирования в квантах дальности формируемой зоны обнаружения. Практически это означает, что для анализа используется пачка импульсов, которая расположена на определенном временном интервале, определяемом шириной диаграммы направленности антенны. Известное устройство огранизовано таким образом, что позволяет производить для одного интервала корреляции вычисление значения автокорреляционной или взаимокорреляционной функций во время поступления анализируемого процесса, определяемого незначительным количеством импульсов, вычисляемым по формуле N , где Q_β^o ширина ДН; Fn частота повторения зондирующих импульсов; Ω скорость вращения ДН.

Однако при решении задачи распознавания, требующей определения интервала корреляции, необходимо иметь несколько ординат корреляционной функции. Указанное устройство не позволяет в случае совпадения времени выборки случайного процесса с временем изменения перестройки генератора тактовых импульсов получить несколько оценок вероятности смены знаков во время поступления анализируемого процесса, что приводит к снижению точности оценки корреляционной функции в условиях ограничения стационарности процесса.

Сущность изобретения заключается в анализе значений случайного процесса Х(t) с частотой F , с целью получения оценки знаковой автокорреляционной или взаимокорреляционной функции по вероятности совпадения знаков. Для чего входной процесс дискретизируется по времени, нормируется по амплитуде по правилу, определяемому функцией sing X(t), равной sing X(t) 1 при Х > 0 и sing X(t) 0 при Х < 0, и преобразуется в параллельный N разрядный код, где каждый бит представляет информацию входного процесса, взятого с интервалом Δ t. Первое значение вероятности смены знаков, также как и последующие значения, определяются вычисляются вычислением по закону Булевой алгебры произведения N разрядного входного процесса и его сдвинутой копией с одновременным накоплением, как результата их совпадения со знаком минус. Значения результатов вычисления, полученные в процессе нахождения очередного значения вероятности совпадения знаков, усредненные по интервалу обработки N n, где n количество сдвигов, соответствующих интервалу корреляции, представляют оценку знаковой корреляционной функции анализируемого процесса с различными (n) интервалами корреляции.

Техническим преимуществом предлагаемого устройства перед известными техническими решениями и устройством- прототипом является повышение точности оценки вероятности смены знаков исследуемого процесса за счет измерения m ее значений в условиях ограничения стационарности исследуемого процесса при одновременном вычислении оценки знаковой корреляционной функции.

Технический эффект от использования предлагаемого изобретения может быть подтвержден следующим обоснованием.

Нахождение нескольких значений корреляционной функции обычно сводится к определению R (τ) в N равноотносящих точках, разделенных шагом задержки Δτ (интервалом корреляции). Обычно вычисления R(τ) производят до тех пор, пока R(τ_max) 0,05 R(0). Число ординат m корреляционной функции определяется через τ_max исследуемого процесса и из соотношения m +1 (1) Известно, что Δτ определяется практически лишь допустимой погрешностью аппроксимации корреляционной функции и верхней частотой спектра, т.е.

Δτ (2) где σ_a погрешность аппроксимации.

Подставив (2) в (1) m (3) Таким образом из (3) следует, что можно повысить точность определения оценки корреляционной функции за счет увеличения вычисления количества (m ) ординат корреляционной функции при фиксированном количестве значений исследуемого процесса, взятого для анализа корреляционной функции.

На фиг. 1 представлен знаковый коррелометр, где показаны вход 1 данных установки начальных условий, вход 2 синхронизации, вход 3 запуска устройства, вход 4 случайной функции Х(t), вход 5 случайной функции Y(t), вход 6 синхронизации, генератор 7 тактовых импульсов, усилитель-органичитель 8 (например, ИМС 521СА4), сдвигающий регистр 9, усилитель-ограничитель 10 (например, ИМС 521СА4), сдвигающий регистр 11, регистр 12, счетчик 13, триггер 14, сдвигающий регистр 15, сдвигающий регистр 16, блок 17 управления, элемент 18 сравнения, элемент 19 определения большего числа, счетчик 20, дешифратор "0" 21, элемент 22 сравнения, элемент И 23, элемент И 24, реверсивный счетчик 25, блок 26 деления, выход 27 данных значений вероятности совпадения знаков и выход 28 данных значений корреляционной функции.

На фиг. 2 представлен пример реализации блока 26 деления, где показаны мультиплексор 29 (например, ИМС 533КП11), первый магистральный передатчик 30 (ИМС 559ИП1), шифратор 31, делитель-умножитель 32 (например, БИС 1802ВР2) и магистральный передатчик 33 (ИМС 559ИП1).

На фиг. 3 представлен блок 17 управления, где также показаны элементы И 34-37, элемент ИЛИ 38, элементы И 39-43, элементы ИЛИ 44-47, регистр 48, элемент И 49 и элемент ИЛИ 50.

Знаковый коррелометр содержит генератор 7 тактовых импульсов, усилитель-ограничитель 8, вход которого является входом 4 устройства Х(t), усилитель-ограничитель 10, вход которого является входом 5 устройства Y(t), сдвигающие регистры 9 и 11, два двухвходовых элемента И 23 и 24, триггер 14, два счетчика 13 и 20, первый элемент 22 сравнения 22, сдвигающие регистры 15 и 16, реверсивный счетчик 25, дешифратор "0" 21, регистр 12, элемент 18 сравнения, элемент 19 определения большего числа, блок 26 деления и блок 17 управления, первый вход которого соединен с входами блокировки синхронизации параллельного входа сдвигающих регистpов 15 и 16 и выходом триггера 14, вход синхронизации которого соединен с выходом генератора 7 тактовых импульсов, входами синхронизации сдвигающих регистров 9 и 11, входами синхронизации параллельного входа сдвигающих регистров 15 и 16, входом синхронизации блока 26 деления и входом синхронизации блока 17 управления, второй вход которого соединен с сигнальным выходом блока 26 деления, вход загрузки которого соединен шестым выходом блока 17 управления, седьмой выход которого соединен с входом блока 26 деления, вход чтения которого соединен с восьмым выходом блока 17 управления, первый выход которого соединен с входом установки нуля реверсивного счетчика 25 и с вычитающим входом счетчика 13, параллельный выход которого соединен с вторым входом элемента 18 сравнения, с входом аргумента меньшего числа элемента 19 определения большего числа, с входом аргумента делителя блока 26 деления, вход аргумента делимого которого соединен с выходом 27 данных значения вероятности совпадения знаков, который является выходом реверсивного счетчика 25, вычитающий вход которого соединен с выходом элемента И 23, первый вход которого соединен с инверсным выходом элемента 22 сравнения, прямой выход которого соединен с первым входом элемента И 24, второй вход которого соединен с вторым входом элемента И 23 и с пятым выходом блока 17 управления, четвертый вход которого соединен с выходом элемента 19 определения большего числа, вход аргумента большего числа которого соединен с входом дешифратора "0" 21 и параллельным выходом счетчика 20, суммирующий вход которого соединен с входом синхронизации последовательного входа сдвигающего регистра 16 и четвертым выходом блока 17 управления, третий выход которого соединен с входом синхронизации последовательного входа сдвигающего регистра 15, последовательный выход которого соединен с его последовательным входом и первым входом элемента 22 сравнения, второй вход которого соединен с последовательным входом и последовательным выходом сдвигающего регистра 16, параллельный вход которого соединен с параллельным выходом сдвигающего регистра 11, последовательный вход которого соединен с выходом усилителя-ограничителя 10, а выход усилителя-ограничителя 8 соединен с последовательным входом сдвигающего регистра 9, параллельный выход которого соединен с параллельным входом сдвигающего регистра 15, при этом параллельный выход регистра 12 соединен с первым входом элемента 18 сравнения, выход которого соединен с третьим входом блока 17 управления, пятый вход которого соединен с выходом дешифратора "0" 21, а второй выход блока 17 управления соединен с входами установки нуля счетчика 13 и триггера 14, выход элемента И 24 соединен с суммирующим входом реверсивного счетчика 25, при этом вход 1 данных является параллельным входом регистра 12, вход синхронизации которого является первым входом 2 сигнала синхронизации знакового коррелометра, при этом параллельный выход блока 26 деления является выходом 28 данных значений корреляционной функции знакового коррелометра, шестой вход блока 17 управления является вторым входом 6 синхронизации, а вход триггера 14 является входом 3 запуска устройства.

Знаковый коррелометр работает следующим образом.

Усилитель-ограничитель 8 преобразует входной сигнал функции Х(t) в двухуровневый сигнал функции sing X(t), логическая "1" которого соответствует положительному значению сигнала, логический "0" отрицательному значению. Задним фронтом тактовых импульсов генератора 7 значение этого сигнала сдвигается в регистре 9.

Передним фронтом каждого тактового импульса значение регистра 9 переписывается в регистр 15, таким образом в регистре 9 каждый дискретный момент времени хранится измеренное значение функции Х(t) в интервале Т N Δ t, где N число разрядов регистра 9 и регистра 15; Δ t квант времени измерения функции, равный периоду следования тактовых импульсов. Такие же функции выполняет усилитель-ограничитель 10, регистр 11 и регистр 16 для функции Y(t).

Началу измерений предшествует начальная установка "0", которая устанавливает в нулевое состояние счетчик 13, счетчик 20 и блок 17 управления (цепи начальной установки, чтобы не загромождать чертеж не указаны) и запись значения N n в регистр 12, которая производится установкой кода на выходе 1 данных установки начальных условий и подачей сигнала на вход 2 синхронизации.

Измерения начинаются подачей сигнала на вход 3 сигнала запуска. Это приводит к тому, что задний фронт тактового импульса устанавливает в "1" триггер 14, который блокирует перезапись значений функций Х(t) и Y(t) в сдвигающие регистры 15 и 16, попадая на первый вход блока управления, производит его запуск.

Временная диаграмма блока 17 управления разбита на такты t₁-t₈, причем первый выход возбуждения в такте t₁, второй в такте t₇, третий в такте t₃, четвертый тактах t₁ и t₃, пятый в такте t₂, шестой такте t₅, седьмой в такте t₆, восьмой в такте t₇, девятый в такте t₈.

Работа блока управления после его запуска начинается с того, что вырабатывается такт t₁, на его первом, четвертом выходах, при этом происходит установка "0" реверсивного счетчика 25, вычитается единица из счетчика 13, где устанавливается код N 1 и сдвигается код в сдвигающем регистре 16 на один разряд, в результате чего, начиная с последующего разряда, регистрах 15 и 16 размещаются значения функций: X(t₁), Y(t₁ + +τ₁); Х(t₂), Y(t₂ +τ₁); X(t_N-1), Y(t_N-1 +τ₁), при этом на последовательных выходах этих регистров значения функций Х(t₁), Y(t₁ + +τ₁), которые поступают на входы первого элемента сравнения, выходы которого принимают значения: прямой выход имеет значения X(t₁) Y(t₁+τ₁) ∨ инверсный выход X(t₁) ∨ Y(t₁+τ₁), тактом t₂ эти выходы окрашиваются через элементы И 23 и 24 и формируется импульс в зависимости от значений этих выходов на суммирующий или вычитающий вход реверсивного счетчика 25.

В такте t производится сдвиг кодов регистров 15 и 16 на один разряд, в последних разрядах регистров при этом устанавливаются соответственно значения Х(t₂), Y(t₂ + +τ₁). Далее подается импульс на вход второго счетчика 20 и как в предыдущем случае в такте t₂ подается импульс на суммирующий или вычитающий вход реверсивного счетчика.

Цикл, включающий в себя сдвиг разрядов регистров 15 и 16, суммирование импульсов сдвига на счетчике 20 и накопление суммы в реверсивном счетчике 25 продолжается до тех пор, пока сохраняется неравенство С > D, где С значение счетчика 20, равное N i, D значение первого счетчика 13, равное N 1, при этом в реверсивном счетчике накапливается значение sign X(t_i) sign X(t_i+τ₁), равное вероятности cовпадения знаков ( , i(gn X(t_i+τ₁) Нарушение соотношения С > D выявляется элементом 19 определения большего числа, воздействие сигнала с выхода которого на блок 17 управления, приводит к тому, что в последний пропускает такт t₂ и продолжает вырабатывать в такте t₃ импульсы регистров 15 и 16 до тех пор, пока не будет выдано N импульсов, при этом второй счетчик 20 сбросится в ноль, что выявляется дешифратором "0" 21, а регистры 15 и 16 будут приведены в исходное состояние с значениями последних разрядов sing X(t₁), sing Y(t₁ +τ₁), а блок 17 управления под воздействием выходного сигнала дешифратора "0" 21 в такте t₅ выдает в блок 26 деления сигнал загрузки, которым в блок 26 деления записывается аргумент делимого cо знаковым разрядом с реверсивного счетчика, равный sign X(t_i) * sign Y(t_i+τ₁) и аргумент делителя с первого счетчика, равный N 1. В такте t₆вырабатывается импульс деления и после окончания операции деления, определяемого сигналом готовности блока деления 26 в такте t₇вырабатывается сигнал чтения блока 26 деления, которым результат деления, равный K_xy(τ₁) sign(t_i) * sign(t_i+τ₁), устанавливается на выходе 28 устройства.

Затем начинается вычисление следующего значения функции K_xy sign X(t₁) * sign Y(t₁+τ₂), начиная с так-та t₁.

После вычисления значения функции K_xy sign X(t₁) * sign Y(t₁+τ_n), в такте t₇ выдается сигнал установки нуля триггера 14 и счетчика 13, при этом изменение уровня сигнала на выходе триггера 14 свидетельствует об окончании вычислений функции K_xy(τ_n) sign X(t₁) sign Y(t₁+τ_n), при этом происходит разблокировка записи функции sing X(t_i) и sing Y(t_i) в регистры 15 и 16.

Блок 17 управления функционирует следующим образом. В исходном состоянии регистр 48 находится в "0". Выход элемента И 34, на инверсные входы которого поступают нулевые значения разрядов регистра 48, находится в состоянии "1". При возбуждении первого входа блока управления на всех входах элемента И 35 устанавливаются значения "1" и через первый элемент ИЛИ возбуждается вход первого разряда регистра 48, передним фронтом импульса синхронизации в первый разряд записывается "1", при этом выходы элемента И 34, элемента И 35, элемента ИЛИ 44 и вход первого разряда регистра 48 имеют значение "0", а вход второго разряда регистра 48 имеет значение "1", при этом вырабатываются сигналы первого такта t₁ и возбуждаются первый и четвертый выходы блока управления. Следующим синхроимпульсом записывается"0" в первый разряд регистра 48 и "1" во второй разряд, вход третьего разряда имеет значение "1", в остальных разрядах "0", вырабатывается такт t₂, поэтому возбуждается пятый выход блока 17 управления. Следующим синхроимпульсом записывается "1" в третий разряд регистра 48, возбуждаются третий и четвертый выходы.

При отсутствии сигнала на пятом и четвертом входах записывается "1" в четвертый разряд регистра и повторяется такт t₃. При отсутствии сигнала на пятом и наличии сигнала на четвертом входе повторяются такты t₂ и t₃, а при наличии сигнала на пятом входе блока управления записывается "1" в пятый разряд регистра 48, вырабатываются сигналы такта t₅ и возбуждается шестой выход блока 17 управления, следующим синхроимпульсом вырабатывается сигнал такта t₆, т.е. записывается "1" в шестой разряд регистра 48 и возбуждается седьмой выход блока 17 управления. При появлении сигнала на втором входе блока 17 управления передним фронтом синхроимпульса записывается "1" в седьмой разряд регистра 48, вырабатывается такт t₇ и возбуждается восьмой выход блока 17 управления.

В этом же такте при наличии сигналов на третьем и шестом входах блока 17 управления возбуждается второй выход блока 17 управления. Следующим синхроимпульсом вырабатывается такт t₈. Этим же синхроимпульсом при наличии сигнала на шестом и отсутствии на третьем входах блока 17 управления записывается "1" в первый разряд регистра 48 с повторением соответствующих тактов, а при наличии сигналов на третьем и шестом входах блока 17 управления в седьмой разряд регистр 48 записывается "0". Таким образом разряды регистра 48 оказываются в нулевом состоянии, которое соответствует исходному состоянию блока 17 управления.

Используя существующую технологию, элементную базу и материалы, предлагаемое устройство сравнительно легко может быть изготовлено в производстве, что характеризует объект изобретения как промышленно применимый.

Был изготовлен образец предлагаемого устройства, испытания которого подтвердили достижение указанного технического эффекта.

Формула изобретения

1. ЗНАКОВЫЙ КОРРЕЛОМЕТР, содержащий генератор тактовых импульсов, первый и второй сдвигающие регистры, два элемента И, два счетчика, триггер и первый и второй усилители-ограничители, входы которых являются соответственно первым и вторым информационными входами коррелометра, отличающийся тем, что в него введены третий и четвертый сдвигающие регистры, реверсивный счетчик, дешифратор "0", регистр, первый и второй элементы сравнения, элемент определения большего числа, блок деления и блок управления, первый вход которого соединен с входами блокировки синхронизации параллельного входа третьего и четвертого сдвигающих регистров и с прямым выходом триггера, вход синхронизации которого соединен с выходом генератора тактовых импульсов, подключенным к входам синхронизации первого и второго сдвигающих регистров, к входам синхронизации параллельного входа третьего и четвертого сдвигающих регистров, к входам синхронизации блока деления и блока управления, второй вход которого соединен с информационным выходом блока деления, вход загрузки которого соединен с первым выходом блока управления, второй выход которого соединен с входом разрешения деления блока деления, вход чтения которого соединен с третьим выходом блока управления, четвертый выход которого соединен с входом установки нуля реверсивного счетчика и с вычитающим входом первого счетчика, выход которого соединен с первым входом второго элемента сравнения, с входом аргумента меньшего числа элемента определения большего числа и с входом аргумента делителя блока деления, вход аргумента делимого которого соединен с выходом данных значения вероятности совпадения знаков коррелометра и с выходом реверсивного счетчика, вычитающий вход которого соединен с выходом первого элемента И, первый вход которого соединен с инверсным выходом первого элемента сравнения, прямой выход которого соединен с первым входом второго элемента И, второй вход которого соединен с вторым входом первого элемента И и с пятым выходом блока управления, третий вход которого соединен с выходом элемента определения большего числа, вход аргумента большего числа которого соединен с входом дешифратора "0" и выходом второго счетчика, суммирующий вход которого соединен с входом синхронизации последовательного входа четвертого сдвигающего регистра и шестым выходом блока управления, седьмой выход которого соединен с входом синхронизации последовательного входа третьего сдвигающего регистра, последовательный выход которого соединен с его последовательным информационным входом и первым входом первого элемента сравнения, второй вход которого соединен с последовательным информационным входом и последовательным выходом четвертого сдвигающего регистра, параллельный информационный вход которого соединен с параллельным выходом второго сдвигающего регистра, последовательный информационный вход которого соединен с выходом второго усилителя-ограничителя, а выход первого усилителя-ограничителя соединен с последовательным информационным входом первого сдвигающего регистра, параллельный выход которого соединен с параллельным информационным входом третьего сдвигающего регистра, параллельный выход регистра соединен с вторым входом второго элемента сравнения, выход которого соединен с четвертым входом блока управления, пятый вход которого соединен с выходом дешифратора "0", восьмой выход блока управления соединен с входами установки нуля первого счетчика и триггера, выход второго элемента И соединен с суммирующим входом реверсивного счетчика, вход задания начальных условий коррелометра является параллельным информационным входом регистра, вход синхронизации которого является первым входом синхронизации коррелометра, параллельный информационный выход блока деления является выходом данных значений корреляционной функции коррелометра, шестой вход блока управления является вторым входом синхронизации коррелометра, вход данных триггера является входом запуска коррелометра.

2. Коррелометр по п. 1, отличающийся тем, что блок управления содержит десять элементов И, шесть элементов ИЛИ и регистр, выходы разрядов которого соединены с соответствующими инверсными входами первого элемента И, выход которого соединен с первым входом второго элемента И, выход которого соединен с первым входом первого элемента ИЛИ, второй вход которого соединен с выходом третьего элемента И, первый вход которого соединен с первыми входами четвертого и пятого элементов И и с выходом седьмого разряда регистра, вход первого разряда которого соединен с выходом первого элемента ИЛИ, второй разряд информационного входа которого соединен с выходом второго элемента ИЛИ, первый вход которого соединен с выходом шестого элемента И, а второй вход второго элемента ИЛИ соединен с первым входом третьего элемента ИЛИ и с выходом первого разряда регистра, третий разряд информационного входа которого соединен с выходом четвертого элемента ИЛИ, первый вход которого соединен с выходом второго разряда регистра, а второй вход - с выходом четвертого разряда регистра, четвертый разряд информационного входа которого соединен с выходом седьмого элемента И, первый вход которого соединен с первым входом шестого элемента И, с вторым входом третьего элемента ИЛИ, с первым входом восьмого элемента И и с выходом третьего разряда регистра, пятый разряд информационного входа которого соединен с выходом восьмого элемента И, шестой разряд информационного входа - с выходом пятого элемента ИЛИ, первый вход которого соединен с выходом пятого разряда регистра, а второй вход - с выходом девятого элемента И, первый вход которого соединен с первым входом десятого элемента И и с выходом шестого разряда регистра, седьмой разряд информационного входа которого соединен с выходом шестого элемента ИЛИ, первый вход которого соединен с выходом десятого элемента И, второй вход - с выходом четвертого элемента И, второй вход второго элемента И является первым входом блока, второй вход десятого элемента И соединен с инверсным входом девятого элемента И и является вторым входом блока, инверсный вход третьего элемента И соединен с вторым входом пятого элемента И и является четвертым входом блока управления, второй вход шестого элемента И соединен с вторым входом седьмого элемента И и является третьим входом блока, а инверсный вход шестого элемента И соединен с третьим входом седьмого элемента И, с вторым входом восьмого элемента И и является пятым входом блока, второй вход третьего элемента И соединен с инверсным входом четвертого элемента И, с третьим входом пятого элемента И и является шестым входом блока, вход синхронизации регистра является седьмым входом блока, выход первого разряда регистра - четвертым выходом блока, выход пятого элемента И - восьмым выходом блока, выход третьего элемента ИЛИ - седьмым выходом блока, выход третьего разряда регистра - шестым выходом блока, выход второго разряда регистра - пятым выходом блока, выход пятого разряда регистра - первым выходом блока, выход шестого разряда регистра - вторым выходом блока, выход седьмого разряда регистра - третьим выходом блока.

РИСУНКИ

Рисунок 1, Рисунок 2, Рисунок 3