Самокорректирующийся делитель частоты

 

Использование: в импульсной технике, в устройствах вычислительной техники и системах управления. Сущность изобретения: устройство содержит делители частоты 1 - 3, мажоритарные элементы 4 - 7, формирователь импульсов 8, D-триггер 9, элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 10, 11, входную шину 12, шину обнуления 13, выходную шину 14 с соответствующими связями. 1 ил.

Изобретение относится к импульсной технике и может быть использовано в устройствах вычислительной техники и систем управления.

Известен резервированный делитель частоты, содержащий каналы деления, каждый из которых состоит из счетчика импульсов, счетный вход которого соединен с входной шиной, мажоритарного элемента, дешифратора состояний и элемента И-НЕ, первый вход которого соединен с источником проинвертированной входной импульсной последовательности, выход с входом сброса счетчика импульсов, а второй вход с инверсным выходом мажоритарного элемента, соответствующие входы которого соединены с выходами дешифраторов состояния всех каналов, входы дешифратора состояний соединены с разрядными выходами счетчика импульсов [1] Недостаток известного резервированного делителя частоты заключается в его невысокой надежности, так как при сбое во всех каналах или при отказе в одном из резервируемых каналов и сбое в любом из оставшихся работоспособными все устройство может оказаться неработоспособным.

Известен резервированный делитель частоты, содержащий каналы деления, каждый из которых состоит из счетчика импульсов, счетный вход которого соединен с входной шиной, мажоритарного элемента, элемента задержки и триггера, счетный вход которого соединен с выходом последнего разряда счетчика импульсов этого канала, а выход с соответствующими входами мажоритарных элементов всех каналов, выход мажоритарного элемента каждого канала соединен с входом сброса счетчика импульсов и через элемент задержки с входом сброса триггера этого канала [2] Недостатком этого устройства является низкая достоверность функционирования, связанная с тем, что при одиночных отказах счетчиков (делителей частоты) любых двух каналов, приводящих к повышению их выходной частоты, происходит повышение частоты на всех трех выходах резервированного делителя частоты.

Цель изобретения повышение достоверности функционирования резервированного (самокорректирующегося) делителя частоты.

Это достигается тем, что в самокорректирующийся делитель частоты, содержащий первый, второй, третий делители частоты, счетные входы которых соединены с входной шиной, первой, второй и третий мажоритарные элементы, причем первый вход первого мажоритарного элемента соединен с первыми входами второго и третьего мажоритарных элементов, второй вход второго мажоритарного элемента соединен с вторым входом третьего мажоритарного элемента, содержащий также триггер и выходную шину, введены четвертый мажоритарный элемент, шина обнуления, первый и второй элементы ИСКЛЮЧАЮЩЕЕ ИЛИ, формирователь импульсов, вход которого соединен с выходом второго мажоритарного элемента и его третьим входом, первый вход первого мажоритарного элемента соединен с его выходом, второй вход с выходом первого делителя частоты и первым входом четвертого мажоритарного элемента, второй вход которого соединен с выходом второго делителя частоты и третьим входом первого мажоритарного элемента, второй вход третьего мажоритарного элемента соединен с его выходом, а третий вход с выходом третьего делителя частоты и третьим входом четвертого мажоритарного элемента, первый выход которого соединен с первым входом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого соединен с выходом триггера, С-вход которого соединен с вторым выходом четвертого мажоритарного элемента, D-вход с первым выходом формирователя импульсов, R-вход с шиной обнуления и первым входом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого соединен с вторым выходом формирователя импульсов, а выход с входами сброса первого, второго и третьего делителей частоты, а выход первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с выходной шиной.

Указанная совокупность признаков позволяет повысить достоверность функционирования самокорректирующегося делителя частоты путем исключения повышения выходной частоты устройства при повышении выходной частоты любых двух или трех канальных делителей частоты за счет изменения алгоритма обработки их выходных сигналов.

На чертеже приведена схема самокорректирующегося делителя частоты.

Самокорректирующийся делитель частоты содержит первый 1, второй 2 и третий 3 делители частоты, первый 4, второй 5, третий 6 и четвертый 7 мажоритарные элементы, формирователь 8 импульсов, D-триггер 9, первый 10 и второй 11 элементы ИСКЛЮЧАЮЩЕЕ ИЛИ, входную шину 12, шину 13 обнуления, выходную шину 14.

Счетные входы делителей 1, 2 и 3 частоты соединены с входной шиной 12, выход делителя 1 частоты соединен с первым входом мажоритарного элемента 7 и вторым входом мажоритарного элемента 4, выход делителя 2 частоты соединен с вторым входом мажоритарного элемента 7 и третьим входом мажоритарного элемента 4, выход делителя 3 частоты соединен с третьими входами мажоритарных элементов 6 и 7. Выход мажоритарного элемента 4 соединен с первыми входами мажоритарных элементов 4, 5 и 6, выход мажоритарного элемента 6 соединен с вторыми входами мажоритарных элементов 5 и 6, третий вход и выход мажоритарного элемента 5 соединены с входом формирователя 8 импульсов. Первый выход мажоритарного элемента 7 соединен с первым входом элемента 10 ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого соединен с выходной шиной 14, а второй вход с выходом триггера 9, С-вход которого соединен с вторым (инверсным) выходом мажоритарного элемента 7, R-вход с шиной 13 обнуления и первым входом элемента 11 ИСКЛЮЧАЮЩЕЕ ИЛИ. Первый и второй выходы формирователя 8 импульсов соединены соответственно с D-входом триггера 9 и вторым входом элемента 11 ИСКЛЮЧАЮЩЕЕ ИЛИ.

Формирователь 8 импульсов содержит элемент ИЛИ-НЕ 15, инвертор 16, резистор 17 и конденсатор 18.

Делители 1-3 частоты выполнены в виде последовательных счетчиков по известной схеме на D-триггерах, включенных по известной схеме и работающих в счетном режиме.

Самокорректирующийся делитель частоты работает следующим образом.

В исходном состоянии на входной шине 12, на шине 13 обнуления, на втором выходе формирователя 8 импульсов и на выходе элемента 11 ИСКЛЮЧАЮЩЕЕ ИЛИ присутствует уровень логического "0".

При поступлении импульса положительной полярности на шину 13 обнуления D-триггер 9 устанавливается с состояние логического "0", на выходе элемента 11 ИСКЛЮЧАЮЩЕЕ ИЛИ появляется уровень логической "1", устанавливающий делители 1-3 частоты в исходное состояние. При этом мажоритарные элементы 4-6 устанавливаются в состояние логического "0", на первом выходе формирователя 8 импульсов устанавливается уровень логической "1", а на выходной шине 14 уровень логического "0".

При поступлении импульсов положительной полярности на входную шину 12 делителя 1-3 частоты начинают переключаться. При исправных делителях 1-3 частоты через определенное время (через половину периода выходной частоты) на их выходах одновременно установится уровень логической "1", что вызовет переключение в состояние логической "1" мажоритарных элементов 4-7. При этом уровень логической "1" с первого выхода мажоритарного элемента 7 вызовет переключение элемента 10 ИСКЛЮЧАЮЩЕЕ ИЛИ в состояние логической "1" и появление уровня логической "1" на выходной шине 14. Отрицательный период напряжения на втором выходе мажоритарного элемента 7 не влияет на состояние D-триггера 9. Положительный перепад напряжения на выходе мажоритарного элемента 5 не изменяет состояние элемента ИЛИ-НЕ 15 и уровень логического "0" на втором выходе формирователя 8 импульсов, но вызывает заряд конденсатора 18 через резистор 17. При достижении инвертора 16 на выходе инвертора 16 и на первом выходе формирователя 8 импульсов устанавливается уровень логического "0".

При дальнейшей работе через определенное время (период выходной частоты) на выходах делителей 1-3 частоты одновременно установится уровень логического "0". При этом мажоритарные элементы 4-7 установятся в состояние логического "0".

По положительному перепаду напряжения с второго выхода мажоритарного элемента 7 D-триггер 9 опросит состояние по D-входу, но переключение D-триггера 9 не произойдет, поскольку на первом выходе формирователя 8 импульсов присутствует уровень логического "0". Поэтому сигнал с первого выхода мажоритарного элемента 7 без искажения пройдет через элемент 10 ИСКЛЮЧАЮЩЕЕ ИЛИ и на выходной шине 14 установится уровень логического "0". Одновременно уровень логического "0" с выхода мажоритарного элемента 5 поступает на вход элемента ИЛИ-НЕ 15 и вызывает появление уровня логической "1" на его выходе и на втором выходе формирователя 8 импульсов, который проходит через элемент 11 ИСКЛЮЧАЮЩЕЕ ИЛИ на R-входы делителей 1-3 частоты и подтверждает их исходное состояние. Одновременно уровень логического "0" с выхода мажоритарного элемента 5 вызывает разряд конденсатора 18 через резистор 17. После достижения напряжением на конденсаторе 18 порога срабатывания инвертора 16 на его выходе устанавливается уровень логической "1", который вызывает переключение элемента ИЛИ-НЕ 15 в состояние логического "0". Устройство возвращается в исходное состояние.

Далее работа продолжается аналогично.

При двойных отказах элементов делителей 1-3 частоты, приводящих к уменьшению коэффициента, возможны две ситуации: повышение частоты в 4 раза на выходе одного из делителей частоты или повышение частоты в 2 раза на выходе двух делителей частоты. В первом случае переключение мажоритарных элементов 4-6, а следовательно, и других элементов устройства, за исключением отказавшего делителя, будет происходить, как при отсутствии неисправности.

Во втором случае работа самокорректирующегося делителя частоты изменяется.

Допустим, что увеличивалась в 2 раза частота на выходе делителей 1 и 2. В этом случае положительный перепад напряжения на выходах делителей 1 и 2 частоты появится в 2 раза меньше (через четверть периода) и вызовет изменение состояния мажоритарных элементов 4 и 7. Положительный перепад напряжения на выходе мажоритарного элемента 4 не изменит состояние мажоритарных элементов 6 и 5. Отрицательный перепад напряжения на втором выходе мажоритарного элемента 7 не может изменить состояние D-триггера 9, тактируемого положительным перепадом напряжения. Поэтому положительный перепад напряжения с первого выхода мажоритарного элемента 7 проходит через элемент 10 ИСКЛЮЧАЮЩЕЕ ИЛИ на выходную шину 14.

Отрицательный перепад напряжения на выходах делителей 1 и 2 частоты совпадает во времени с положительным перепадом на выходе делителя 3 частоты (половина периода). При этом мажоритарный элемент 7 переключается в состояние логического "0", на его втором выходе появляется положительный перепад напряжения, вызывающий переключение D-триггера 9 уровнем логической "1" с первого выхода формирователя 8 в состояние логической "1". При этом одновременно изменяется состояние на обоих входах элементов 10 ИСКЛЮЧАЮЩЕЕ ИЛИ, поэтому на его выходе сохраняется состояние логической "1". Одновременно мажоритарный элемент 4 переключается в состояние логического "0". Состояние мажоритарных элементов 6 и 5 в данном случае будет зависеть от взаимного расположения моментов переключения мажоритарного элемента 4 и делителя 3 частоты, но не повлияет на работу самокорректирующегося делителя частоты. Допустим, что переключение делителя 3 частоты отстает от переключения мажоритарного элемента 4. Мажоритарные элементы 6 и 5 останутся в состоянии логического "0".

Через три четверти периода нормальной выходной частоты на выходах делителей 1 и 2 частоты появится положительный перепад напряжения, который устанавливает мажоритарный элемент 7 в состояние логической "1". При этом состояние D-триггера 9 сохраняется, а элемент 10 ИСКЛЮЧАЮЩЕЕ ИЛИ переключается в состояние логического "0". На выходной шине 14 появляется уровень логического "0". Одновременно переключаются в состояние логической "1" мажоритарные элементы 6, 4, 5. Уровень напряжения логического "0" на втором выходе формирователя 8 импульсов не изменяется. Уровень напряжения на первом выходе формирователя 8 импульсов изменится с задержкой на уровень логического "0".

Через период нормальной выходной частоты делители 1-3 установятся в исходное состояние. При этом мажоритарный элемент 7 переключится в состояние логического "0". Положительным перепадом напряжения по С-входу D-триггер 9 переключится в состояние логического "0". Состояние элемента 10 ИСКЛЮЧАЮЩЕЕ ИЛИ не изменится. На выходной шине 14 сохранится уровень логического "0". Одновременно в состояние логического "0" переключатся мажоритарные элементы 6, 4, 5, что вызовет возвращение в исходное состояние формирователя 8 импульсов с формированием импульса положительной полярности по второму выходу.

Данные процессы происходят аналогично.

Следовательно, при двойном отказе элементов, вызывающем уменьшение в 2 раза коэффициента деления двух делителей частоты, частота импульсов на выходной шине 14 не изменяется. При этом происходит сдвиг фазы на 90^о (четверть периода).

При отказе одного из делителей частоты, например делителя 1, характеризующемся постоянным уровнем логического "0" на его выходе, переключение мажоритарных элементов 4-6, а следовательно, и формирователя 8 импульсов не происходит, на первом выходе формирователя 8 импульсов присутствует уровень логической "1". Поэтому через период после начала работы положительным перепадом напряжения с второго выхода мажоритарного элемента 7 D-триггер 9 переключится в состояние логической "1", что приведет к сдвигу фазы выходных импульсов на 180^о (половина периода). При отказе, характеризующемся постоянным уровнем логической "1", мажоритарные элементы 6, 4, 5 через половину периода переключатся в состояние логической "1", на первом выходе формирователя 8 импульсов установится уровень логического "0". Поэтому D-триггер 9 не переключается и искажение последовательности выходных импульсов не происходит.

Таким образом, подтверждается нормальное функционирование самокорректирующегося делителя частоты при отказе любого одного из делителей частоты с установлением на его выходе постоянного уровня логического "0" или логической "1", а также при двойных отказах элементов делителей частоты, приводящих к уменьшению коэффициента деления одного из делителей в 4 раза или к уменьшению коэффициента деления двух делителей в 2 раза. При этом обеспечивается повышение достоверности функционирования самокорректирующего делителя частоты путем исключения повышения выходной частоты устройства при повышении в 2 раза выходной частоты любых двух из трех канальных делителей частоты за счет изменения алгоритма обработки их выходных сигналов.

Необходимо отметить, что работоспособность устройства сохраняется и при отказе двух делителей частоты, если на выходе одного из них установится уровень логического "0", а на выходе другого уровень логической "1".

В институте изготовлен лабораторный макет самокорректирующегося делителя частоты, испытания которого подтвердили осуществимость и практическую ценность устройства.

Формула изобретения

САМОКОРРЕКТИРУЮЩИЙСЯ ДЕЛИТЕЛЬ ЧАСТОТЫ, содержащий первый, второй, третий делители частоты, счетные входы которых соединены с входной шиной, первый, второй и третий мажоритарные элементы, причем первый вход первого мажоритарного элемента соединен с первыми входами второго и третьего мажоритарных элементов, второй вход второго мажоритарного элемента соединен с вторым входом третьего мажоритарного элемента, а также триггер и выходную шину, отличающийся тем, что в него введены четвертый мажоритарный элемент, шина обнуления, первый и второй элементы ИСКЛЮЧАЮЩЕЕ ИЛИ, формирователь импульсов, вход которого соединен с выходом второго мажоритарного элемента и его третьим входом, первый вход первого мажоритарного элемента соединен с его выходом, второй вход с выходом первого делителя частоты и первым входом четвертого мажоритарного элемента, второй вход которого соединен с выходом второго делителя частоты и третьим входом первого мажоритарного элемента, второй вход третьего мажоритарного элемента соединен с его выходом, а третий вход с выходом третьего делителя частоты и третьим входом четвертого мажоритарного элемента, первый выход которого соединен с первым входом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого соединен с выходом триггера, C-вход которого соединен с вторым выходом четвертого мажоритарного элемента, D-вход с первым выходом формирователя импульсов, R-вход с шиной обнуления и первым входом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого соединен с вторым выходом формирователя импульсов, а выход с входами сброса первого, второго и третьего делителей частоты, а выход первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с выходной шиной.

РИСУНКИ

Рисунок 1