Рекурсивный цифровой фильтр

 

Использование: в системах обработки информации, информационно-измерительных системах, устройствах прогнозирования случайных сигналов. Сущность изобретения: в рекурсивный цифровой фильтр, содержащий счетчик, первый и второй блоки памяти, первый и второй умножители, первый и второй блоки постоянной памяти, введены сумматор, формирователь импульсов, первый и второй элементы И, что позволяет производить процесс вычисления операций за один такт, тем самым повышается быстродействие фильтра. 2 ил.

Изобретение относится к цифровой вычислительной технике и может быть использовано в системах обработки информации, информационно-измерительных системах, устройствах прогнозирования случайных сигналов и т.п.

Известны устройства [1] и [2] содержащие включенные последовательно запоминающее устройство, блок умножения, накапливающий сумматор, управляемый квантующий генератор, измеритель внешнего параметра, коммутатор, блок переключения диапазонов и перестраиваемый аналого-цифровой преобразователь.

Эти устройства обладают низким быстродействием.

Наиболее близким по технической сущности к заявляемому изобретению является выбранный в качестве прототипа рекурсивный цифровой фильтр [3] содержащий счетчик, первый блок памяти, информационный вход которого является входом рекурсивного цифрового фильтра, выход первого блока памяти соединен с первым входом первого умножителя, второй вход которого подключен к выходу первого блока постоянной памяти, второй блок памяти, выход которого соединен с первым входом второго умножителя, второй вход которого подключен к выходу второго блока постоянной памяти, накопительный сумматор, входы которого подключены к выходам первого и второго умножителей, а выход является выходом рекурсивного цифрового фильтра и подключен к информационному входу второго блока памяти, тактовый вход которого соединен с тактовым входом первого блока памяти и является тактовым входом рекурсивного цифрового фильтра.

Этот фильтр имеет низкое быстродействие, так как процесс вычисления занимает n тактов, где n порядок фильтра.

Техническая задача предлагаемого рекурсивного цифрового фильтра заключается в повышении быстродействия за счет изменения схемы, позволившей производить процесс вычисления выходного отсчета за один такт.

Указанная задача достигается тем, что в рекурсивный цифровой фильтр, содержащий счетчик, первый блок памяти, информационный вход которого является входом рекурсивного цифрового фильтра, выход первого блока памяти соединен с первым входом первого умножителя, второй вход которого подключен к выходу первого блока постоянной памяти, второй блок памяти, выход которого соединен с первым входом второго умножителя, второй вход которого подключен к выходу второго блока постоянной памяти, накопительный сумматор, входы которого подключены к выходам первого и второго умножителей, а выход является выходом рекурсивного цифрового фильтра и подключен к информационному входу второго блока памяти, тактовый вход которого соединен с тактовым входом первого блока памяти и является тактовым входом рекурсивного цифрового фильтра, согласно изобретению введены сумматор, формирователь импульсов, первый и второй элементы И, первый вход первого элемента И соединен с тактовыми входами первого и второго блоков памяти, выход первого элемента И соединен с входом счетчика, первая группа выходов которого соединена соответственно с первой группой входов сумматора, с входами второго элемента И и адресными входами первого и второго блоков постоянной памяти. Вторая группа выходов счетчика соединена с второй группой входов сумматора, выходы которого соединены с адресными входами соответственно первого и второго блоков памяти, выход второго элемента И соединен с входом формирователя импульсов, выход которого подключен к второму входу первого элемента И и к входам записи-считывания соответственно первого и второго блоков памяти.

Сравнительный анализ с прототипом показывает, что заявленный рекурсивный цифровой фильтр отличается наличием новых элементов сумматора, формирователя импульсов, первого и второго элементов И и соответствующими связями. Таким образом, заявляемое устройство соответствует критерию "новизна".

Анализ известных технических решений в области вычислительной техники и смежных с ней показывает, что введенные элементы известны [4] Однако введение их в рекурсивный цифровой фильтр с указанными связями обеспечивает устройству новое свойство.

Сущность изобретения состоит в изменении схемы прототипа, которое позволяет увеличить быстродействие за счет выполнения операции вычисления выходного отсчета за один такт.

Изобретение имеет изобретательский уровень, так как оно для специалиста явным образом не следует из уровня техники.

Изобретение является промышленно применимым, так как оно может быть использовано в различных областях народного хозяйства. На фиг.1 представлена структурная электрическая схема рекурсивного цифрового фильтра, а на фиг.2 - временные диаграммы работы отдельных узлов фильтра.

Устройство содержит тактовый вход 1, первую схему И2, счетчик 3, вторую схему И4, формирователь импульсов 5, сумматор 6, блоки памяти 7 и 8, блоки постоянной памяти 9 и 10, умножители 11 и 12, накопительный сумматор 13 и выход 14, вход 15, причем тактовый вход 1 соединен с первым входом первой схемы И2 и тактовыми входами блоков памяти 7 и 8, выход первой схемы И2 соединен с входом счетчика 3, первая группа выходов счетчика 3 соединена соответственно с первой группой входов сумматора 6, с выходами второго элемента И4 и с адресными входами блоков постоянной памяти 9 и 10, вторая группа выходов счетчика 3 соединена соответственно с второй группой входов сумматора 6, выходы которого соединены соответственно с адресными входами блоков памяти 7 и 8, выход второго элемента И4 соединен с входом формирователя импульсов 5, выход которого соединен с вторым входом первого элемента И2 и входами записи-считывания блоков памяти 7 и 8, выходы первых блоков памяти 7 и постоянной памяти 9 соединены с входами первого умножителя 11, выход которого соединен с первым входом накопительного сумматора 13, выходы вторых блоков памяти 8 и постоянной памяти 10 соединены с входами второго умножителя 12, выход которого соединен с вторым входом накопительного сумматора 13, выход которого соединен с выходом цифрового фильтра 14 и с информационным входом второго блока памяти 8, информационный вход первого блока памяти 7 является информационным входом цифрового фильтра 15.

Примером реализации блоков памяти 7 и 8 могут служить серийно выпускаемые промышленностью микросхемы 537РУ9А, умножителей 11 и 12 1802ВП5, блоков постоянной памяти 9 и 10 556РТ7, сумматора 6 533ИМ6, формирователя импульсов 5 133АГ1, узлов 2, 3, 4 соответствующие микросхемы 1533 серии.

Рекурсивный цифровой фильтр работает следующим образом.

Цифровой фильтр реализует следующий алгоритм: где a_i весовые коэффициенты при входной функции; b_j весовые коэффициенты при выходной функции; t текущий момент времени; M, N числовые значения, определяемые порядком цифрового фильтра.

Весовые коэффициенты a_i предварительно записываются в блок постоянной памяти 9 в следующем виде в ячейки памяти с нулевой по N записываются соответственно коэффициенты с a_N по a₀. Аналогичным образом записываются весовые коэффициенты b_j в блок постоянной памяти 10 с предварительной инверсией знака, чтобы точно отразить выражение, описывающее алгоритм работы рекурсивного цифрового фильтра.

Для простоты изложения работы устройства за отправную точку возьмем момент, когда после очередного тактового импульса максимальное значение счетчика 3, определяемое порядком фильтра, принимает нулевое значение, т.е. момент начала цикла (см.фиг.2).

Нулевое значение первой группы выходов счетчика 3 (1,2,n) поступает на вход второго элемента И4, на выходе которого появится сигнал только при нулевой комбинации входного сигнала. Этот сигнал с выхода элемента И4 поступает на вход формирователя импульсов 5. По переднему фронту этого сигнала на его выходе сформируется отрицательный импульс, который поступит на вход записи-считывания блоков памяти 7 и 8 и переключит эти блоки из режима считывания в режим записи на время длительности этого импульса, а также на второй вход первого элемента И2. Длительность этого импульса рассчитана таким образом, что прохождение очередного импульса с тактового входа 1 блокируется и он не проходит на вход счетчика 3 через первый элемент И2, но он проходит на тактовые входы C блоков памяти 7 и 8. На адресных входах (A₁, A₂,A_n) блоков памяти 7 и 8 с выхода сумматора 6 установится нулевое значение, так как на вход сумматора 6 поступают нулевые значения с выхода счетчика 3, поэтому очередное значение входного сигнала X_t+1 с входа 15, поступающее на информационный вход D блока памяти 7, а предыдущее значение выходного сигнала Y_t с выхода 14, поступающее на информационный вход D блока памяти 8, запишутся в нулевые ячейки блоков памяти 7 и 8 соответственно.

Частота тактовых импульсов 1 рассчитана таким образом, чтобы между импульсами опроса входного сигнала цифровой фильтр успевал обработать входную последовательность и выдать результат.

По окончании импульса, сформированного формирователем импульса 5, блоки памяти 7 и 8 переводятся в режим считывания и разрешается прохождение импульсов с входа тактовых импульсов 1 через первый элемент И2 на вход счетчика 3.

На первой группе выводов (1,2,n) счетчика 3 будут формироваться значения от нулевого до L, определяемого порядком фильтра. Эти значения с выхода счетчика 3 будут поступать на адресные входы блоков постоянной памяти 9 и 10, с которых будут считываться коэффициенты a_i и b_j соответственно, а также будут поступать на первую группу входов сумматора 6. Так как в этом цикле на второй группе выходов (n+1, n+2,2n) будет нулевая комбинация, то на выходе сумматора 6 будет формироваться то же значение, что и на первой группе входов этого сумматора. Эти значения с выходов сумматора 6 поступают на адресные входы (A₁, A₂,A_n) блоков памяти 7 и 8 и с них будут считываться значения X_t-1 и Y_t-1-j соответственно. В этом цикле считывание значений X_t-1 и Y_t-1-j с блоков памяти начнется с нулевой ячейки и закончится значением ячейки, равным L.

Значения X_t-1 считываются с блока памяти 7 и поступают на первый вход первого умножителя 11, а значения коэффициентов a_i считываются с блока постоянной памяти 9 и поступают на второй вход первого умножителя 11. На его выходе получаем значение произведения (a_i X_t-1), которое поступает на первый вход накопительного сумматора 13.

Аналогично на выходе второго умножителя 12 получаем значение произведения (b_jY_t-1-j), которое поступает на второй вход накопительного сумматора 13.

Эти значения суммируются с учетом предыдущих значений, запоминаемых накопительным сумматором 13.

Таким образом, к моменту очередного импульса опроса входного сигнала на выходе цифрового фильтра сформируется результат, который образуется в результате обработки значений, находящихся в ячейках памяти 7 и 8, начиная с нулевой и заканчивая L.

По заднему фронту тактового импульса значения первой группы выходов счетчика 3 обнуляются, а на первом выходе (n+1) второй группы выходов (n+1, n+2,2n) счетчика 3 появится сигнал, который поступит на вторую группу входов сумматора 6.

По нулевой комбинации значений на первых выходах счетчика 3 на выходе второго элемента И4 сформируется сигнал, по переднему фронту которого на выходе формирователя импульсов 5 сформируется отрицательный импульс, который заблокирует прохождение очередного импульса с тактового выхода 1 через первый элемент И2 на вход счетчика 3 и переключит блоки памяти 7 и 8 в режим записи. На выходе сумматора 6 сформируется единичная комбинация, так как суммируются нулевая комбинация по первому входу и единичная комбинация по второму входу. Это значение с выхода сумматора 6 поступит на адресные входы блоков памяти 7 и 8 и очередные значения X_t+2 и Y_t соответственно запишутся в первые ячейки блоков памяти 7 и 8.

В момент окончания импульса блоки памяти 7 и 8 аналогично описанному выше переводятся в режим считывания и фильтр работает аналогично. Отличие заключается в следующем.

Адрес считывания на выходе сумматора 6 в этом цикле будет изменяться от единичного до нулевого, т. е. 1, 2, 3,L-1, L, 0, так как значения первой группы выходов счетчика 3, изменяющиеся от 0, 1, 2,L-1, L, будут суммироваться с единичным значением второй группы выходов счетчика 3. В остальном работа фильтра аналогична.

В следующем цикле на выходе второй группы выходов счетчика сформируется значение двойки и адрес считывания будет изменяться в следующем виде: 2, 3, 4,L, 0, 1.

В следующие моменты времени процессы аналогичны, но отличаются адресами считывания: 3, 4, 5,L, 0, 1, 2; 4, 5, 6,L, 0, 1, 2, 3; и т.д.

до L; 0, 1, 2,L-3, L-2, L-1.

Таким образом сформированная задача о повышении быстродействия, которое является основным недостатком прототипа, решается с помощью предлагаемого устройства.

Изготовленный рекурсивный цифровой фильтр использовался для формирования необходимой полосы в аппаратуре связи и показал хорошие результаты при эксплуатации.

Формула изобретения

Рекурсивный цифровой фильтр, содержащий счетчик, первый блок памяти, информационный вход которого является входом рекурсивного цифрового фильтра, выход первого блока памяти соединен с первым входом первого умножителя, второй вход которого подключен к выходу первого блока постоянной памяти, второй блок памяти, выход которого соединен с первым входом второго умножителя, второй вход которого подключен к выходу второго блока постоянной памяти, накопительный сумматор, входы которого подключены к выходам первого и второго умножителей, а выход является выходом рекурсивного цифрового фильтра и подключен к информационному входу второго блока памяти, тактовый вход которого соединен с тактовым входом первого блока памяти и является тактовым входом рекурсивного цифрового фильтра, отличающийся тем, что введены сумматор, формирователь импульсов, первый и второй элементы И, первый вход первого элемента И соединен с тактовыми входами первого и второго блоков памяти, выход первого элемента И соединен с входом счетчика, первая группа выходов которого соединена соответственно с первой группой входов сумматора, с входами второго элемента И и адресными входами первого и второго блоков постоянной памяти, вторая группа выходов счетчика соединена с второй группой входов сумматора, выходы которого соединены с адресными входами соответственно первого и второго блоков памяти, выход второго элемента И соединен с входом формирователя импульсов, выход которого подключен к второму входу первого элемента И и к входам записи-считывания соответственно первого и второго блоков памяти.

РИСУНКИ

Рисунок 1, Рисунок 2