Преобразователь частоты в код

 

Изобретение относится к автоматике и вычислительной технике и может быть использовано в цифровых системах контроля и управления, например, в вибрационных расходомерах. Цель изобретения - расширение области применения за счет возможности определения экстремальных значений частоты. Указанная цель достигается за счет того, что в преобразователь, содержащий формирователь импульсов, триггер, два счетчика, два регистра, генератор импульсов, элемент задержки, два элемента И, введены дополнительные элементы И, элементы ИЛИ и триггер. Измерение текущего периода входной частоты синхронизированно с входным импульсом. На выходных шинах присутствует информация о последнем и предшествующем периодах. При необходимости удерживается в памяти информация об экстремальном значении частоты. 1 ил.

Изобретение относится к автоматике и вычислительной технике и может быть использовано в цифровых системах контроля и управления [1] Целью изобретения является расширение области применения за счет возможности преобразовать в код как измеряемую частоту, так и ее экстремальные значения.

На чертеже изображена функциональная схема преобразователя частоты в код.

Преобразователь частоты в код содержит формирователь 1 импульсов, элементы 2 7 И, элементы 8 11 ИЛИ, триггеры 12, 13, счетчики 14, 15, регистры 16, 17, генератор 18 импульсов, элемент 19 задержки, входную 20 шину, входы 21, 22 управления, шину 23 "Сброса", шину 24 "Синхронизации" и выходные шины 25, 26.

Преобразователь частоты в код работает следующим образом.

В исходном состоянии счетчики 14, 15, регистры 16, 17, триггер 12 находятся в нулевом состоянии, триггер 13 в единичном состоянии, на выходах элементов И 2 7, ИЛИ 8 11 логические нули.

Первый импульс входной частоты подтверждает нулевое состояние счетчика 14 и переводит триггер 12 в единичное состояние, вследствие чего импульсы с генератора 18 начинают поступать на счетный вход счетчика 14. Отметим, что время заполнения счетчика 14 должно быть больше времени задержки элемента задержки 19 и времени сброса счетчика 15 взятых вместе, а время задержки элемента 19 должно быть больше времени срабатывания триггера 12, элемента ИЛИ 8(9) и времени записи информации в регистр 16 (17) взятых вместе, а также больше времени переключения элементов И 2 (3), ИЛИ 8 (9) и времени записи информации в регистр 16 (17), взятых вместе. В скобках указаны номера элементов нижнего плеча преобразователя частоты.

Счетчик 14 начинает заполняться. Так как импульсы с его выхода являются опорными (кодирующими) для счетчика 15, то для синхронизации начала заполнения счетчика 15 с входным импульсом на шине 20 необходимо, чтобы отношение периода следования импульсов на входе счетчика 14 к периоду следования импульсов на его выходе (а именно, это соотношение определяет точность синхронизации) было бы меньше заданной точности синхронизации. На практике бывает достаточно, чтобы это отношение было равно 10. Действительно, учитывая, что импульсы на вход счетчика 14 приходят произвольно по отношению на шине 20, то после обнуления счетчика 14 импульсом с шины 20, первый импульс на его выходе сформируется с точностью 1/10 периода кодирующих импульсов, т.е. "привязка" кодирующих импульсов к импульсу на шине 20 будет произведена с точностью 1/10 периода. Если емкость счетчика 14 будет равна 100, то точность "привязки" будет равна 1/100 и т.д.

С выхода счетчика 14 опорные импульсы будут поступать на вход счетчика 15 до тех пор, пока на шину 20 не поступит второй импульс измеряемой частоты, т.е. пока не закончится первый период измеряемой входной частоты. Счетчик 14 обнулится, триггер 12 перейдет в нулевое состояние, и логическая 1 с его инверсного выхода через элемент ИЛИ 9 поступит на вход разрешения записи регистра 17, переписывая в него содержимое счетчика 15 код первого периода входной частоты.

После обнуления счетчик 14 снова будет накапливать импульсы, поступающие на его счетный вход. До момента появления на его выходе кодирующего импульса, на выходе элемента задержки 19 сформируется сигнал, который поступит на шину "Синхронизация" 24 (сигнализируя с возможности снятия кода с информационных шин 25, 26) и на вход "сброса" счетчика 15, переводя его в нулевое состояние, после чего счетчик 15 будет готов записывать импульсы с выхода счетчика 14.

После обработки информации с шин 25, 26, от внешнего устройства (на чертеже не показано) на шину "Сброса" 23 поступает импульс, который формирует на выходе элемента И 4 логическую 1, которая через элемент ИЛИ 10 обнулит регистр 16 и подготовит его к записи информации со счетчика 15. Отметим, что время задержки элемента 19, время получения сигнала от внешнего устройства на шину 23, время переключения элементов И 4(6), ИЛИ 10 (11) и время сброса регистра 16 (17), взятые вместе, должны быть меньше наименьшего периода измеряемой частоты.

При поступлении на входную шину 20 третьего импульса, т.е. после окончания второго периода измеряемой частоты, счетчик 14 обнуляется, а триггер 12 перейдет в единичное состояние, при этом сигнал с его выхода через элемент ИЛИ 8 запишет информацию (код второго периода) в регистр 16. Далее, импульс с выхода элемента задержки 19 обнулит счетчик 15 и поступит на шину "Синхронизации" 24.

Таким образом, код первого периода входной частоты будет присутствовать в регистре 17, а код второго периода в регистре 16. Далее процесс повторяется. Код третьего периода будет присутствовать на шинах 26, четвертого на шинах 25 и т.д. Для выделения кода последнего из окончившихся периодов входной частоты можно использовать выходы триггера 12. Наличие высокого потенциала на прямом выходе соответствует коду последнего периода на шинах 25, а наличие единицы на инверсном выходе соответствует коду последнего периода на шинах 26.

Предложенное устройство может работать в режиме непрерывного преобразования входной частоты в код и удержания нужного кода в одном из регистров, что бывает необходимым, например, при решении задачи поиска экстремальных числе. Для этого подключают шину управления 22 к шине "Синхронизации"24, а шину управления 21 к устройству сравнения чисел (на чертеже не показано), которое выдает сигнал на удержание кода в регистре. Отметим, что этот сигнал должен прийти на шину 21 раньше, чем на шине 23 сформируется импульс сброса.

Предположим, что производится поиск кода наибольшего периода входной частоты, при этом в регистр 16 описанным выше способом записан код очередного периода. Триггер 12 находится в единичном состоянии, а на выходе элемента задержки 19 сформировался импульс, который устанавливает триггер 13 в нулевое состояние.

Если записанное в регистр 16 число больше числа в регистре 17, то устройство сравнения выдает на шину 21 импульс, который переводит триггер 13 в единичное состояние. При появлении на шине 23 импульса сброса, на выходе элемента И 6 формируется логическая "1", которая через элемент ИЛИ 11 обнуляет регистр 17. Очередной импульс на шине 20 обнулит счетчик 14, переведет триггер 12 в нулевое состояние. Высокий потенциал на инверсном выходе триггера 12 сформирует на выходе элемента ИЛИ 9 логическую "1", которая произведет запись содержимого счетчика 15 в регистр 17. Затем на выходе элемента задержки 19 появится сигнал, который переведет триггер 13 в нулевое состояние и поступит на шину "Синхронизации" 24.

Если содержимое регистра 17 будет меньше числа в регистре 16, то устройство сравнения не выдаст импульс на шину 21, и состояние триггера 13 не изменится. При поступлении на шину 23 сигнала сброса на выходе элемента И 7 сформируется логическая "1", которая через элемент ИЛИ 11 обнулит регистр 17. При поступлении на входную шину 20 следующего импульса, триггер 12 не изменит своего нулевого состояния, так как на его вход синхронизации поступает логический 0 с выхода триггера 13, а на выходе элемента И 3 сформулируется логическая "1", которая через элемент ИЛИ 9 поступит на вход разрешения записи регистра 17 и перепишет при этом содержимое счетчика 15 в регистр 17. Коды периодов входной частоты будут записываться в регистр 17 до тех пор, пока записанный код будет больше кода в регистре 17. При этом устройство сравнения переведет триггер 13 в единичное состояние, и при формировании импульса сброса на шине 23 через элементы И 4, ИЛИ 10 будет обнулен регистр 16. После прихода импульса на вход 20, триггер 12 перейдет в единичное состояние, и содержимое счетчика 15 перепишется в регистр 16, при этом в регистре 17 код будет сохраняться до тех пор, пока в регистр 16 не поступит большее число, чем в регистре 17.

Таким образом, преобразователь производит непрерывное преобразование входной частоты в код и при необходимости удерживает в памяти выходную информацию.

Формула изобретения

Преобразователь частоты в код, содержащий генератор импульсов, элемент задержки, формирователь импульсов, вход которого является входной шиной, выход соединен с входом триггера, прямой и инверсный выходы которого соединены с входами записи первого и второго регистров и первыми входами первого и второго элементов И, вторые входы которых соединены с шиной сброса, выходы соединены с входами установки в нуль второго и первого регистров соответственно, выходы которых являются выходной шиной, информационные входы второго регистра соединены с соответствующими выходами первого счетчика, вход элемента задержки объединен с входом установки в нуль второго счетчика и соединен с выходом формирователя импульсов, выход с входом установки в нуль первого счетчика, счетный вход которого соединен с выходом переполнения второго счетчика, счетный вход которого соединен с выходом генератора импульсов, выходы первого счетчика соединены с соответствующими входами первого регистра, отличающийся тем, что в преобразователь введены третий, четвертый, пятый и шестой элементы И, четыре элемента ИЛИ и дополнительный триггер, входы установки в ноль и единицу которого являются первым и вторым входами управления, прямой выход соединен с входом синхронизации триггера и третьими входами первого и второго элементов И, а инверсный выход подключен к первым входам третьего, четвертого, пятого и шестого элементов И, выходы третьего и четвертого элементов И соединены с первыми входами соответственно первого и второго элементов ИЛИ, включенных вторыми входами соответственно в разрыв связи между выходом первого элемента И и входом установки в ноль второго регистра, и выходом второго элемента И и входом установки в ноль первого регистра, выходы пятого и шестого элементов И соединены с первыми входами третьего и четвертого элементов ИЛИ, подключенных вторыми входами соответственно в разрыв связи инверсного выхода триггера с входом записи второго регистра и прямого выхода триггера с входом записи первого регистра, вторые входы третьего и четвертого элементов И объединены и являются шиной "Сброс", а третьи входы подключены соответственно к инверсному и прямому выходам триггера, вторые входы пятого и шестого элементов И объединены и подключены к выходу формирователя импульсов, а третьи входы соединены соответственно с инверсным и прямым выходами триггера, при этом выход элемента задержки является шиной "Синхронизации".

РИСУНКИ

Рисунок 1