Интегральный логический элемент

 

Изобретение относится к области вычислительной техники и интегральной электроники, а более конкретно - к интегральным логическим элементам БИС. Сущность изобретения: интегральный логический элемент, содержащий полупроводниковую подложку первого типа проводимости с расположенными в ней сток-истоковыми областями транзисторов второго типа проводимости, область рекристаллизованного кремния второго типа проводимости, расположенную над слоем разделительного диэлектрика и содержащую сток-истоковые области транзисторов первого типа проводимости, металлическую шину питания, соединенную с истоковыми областями транзисторов первого типа проводимости, металлическую шину нулевого потенциала, расположенную над истоковой областью транзистора второго типа проводимости и соединенную с ней, а также с полупроводниковой подложкой первого типа проводимости, выходную металлическую шину, расположенную над областями элемента и соединенную со стоковыми областями транзисторов первого типа проводимости и стоковой областью транзистора второго типа проводимости, введены две входные зоны, содержащие два транзистора второго типа проводимости, два транзистора первого типа проводимости, расположенные в области рекристаллизованного кремния второго типа проводимости над транзисторами второго типа проводимости, две входные поликремнивые шины, являющиеся затворами транзисторов первого и второго типов проводимости и выполненные в виде буквы С, выходная зона, содержащая выходную поликремниевую шину, которая соединена с выходной металлической шиной, зона транзита, содержащая транзитную поликремниевую шину, причем, расположенные между шинами питания и нулевого потенциала входные, выходная и транзитная зоны взаимозаменяемы вдоль логического элемента. 1 ил., 1 табл.

Предполагаемое изобретение относится к области вычислительной техники и интегральной электроники, а более конкретно к интегральным логическим элементам БИС.

Известен интегральный логический элемент на nМДП-транзисторах (см. Мурога С. Системное проектирование сверхбольших интегральных схем: в 2-х кн. Кн. 1. Пер. с англ. М. Мир, 1985, стр. 171, рис. 4.2.1), содержащий полупроводниковую подложку первого типа проводимости с расположенными в ней сток-истоковыми областями транзисторов второго типа проводимости, металлическую шину питания, металлическую шину нулевого потенциала, полупроводниковых слой встроенного канала нагрузочного транзистора второго типа проводимости, диэлектрическую подзатворную пленку, которая нанесена на поверхности подложки между полупроводниковыми областями и прилегает к толстому окислу, металлические электроды затвора, нанесенные на диэлектрическую пленку, и выходную металлическую шину. Описываемый логический элемент обеспечивает высокую степень интеграции элементов на кристалле микросхемы и низкую потребляемую мощность.

Недостатками являются нерациональное использование площади кристалла за счет допусков на совмещение масок при формировании затворов, наличие паразитных емкостей затвор-сток, затвор-исток, обусловленных некоторым перекрытием металлическими затворами областей каналов, низкое быстродействие прибора, сложность автоматизированного проектирования узлов микросхем на основе этого логического элемента.

Функциональным аналогом заявляемого объекта является интегральный логический элемент на nМДП-транзисторах (см. Эйрис Р. Проектирование СБИС. Метод кремниевой компиляции: Пер. с англ. М. Гл. ред. фиг.-мат. лит. 1988, стр. 40, рис. 1.14), содержащий полупроводниковую подложку первого типа проводимости с расположенными в ней сток-истоковыми областями транзисторов второго типа проводимости, слой разделительного диэлектрика, металлическую шину питания, расположенную над стоковой областью нагрузочного транзистора и соединенную с ней, металлическую шину нулевого потенциала, полупроводниковый слой встроенного канала нагрузочного транзистора второго типа проводимости, поликремниевый затвор нагрузочного транзистора, входные поликремниевые прямоугольные шины, являющиеся затворами ключевых транзисторов и выходную металлическую шину.

Недостатками являются нерациональное использование площади кристалла, обусловленное наличием пассивных областей в зоне аппроксимирующего прямоугольника элемента и прямоугольной формой входных поликремниевых шин, низкие быстродействия и нагрузочная способность для определенной площади аппроксимирующего прямоугольника элемента, обусловленные малым отношением ширины к длине каналов ключевых транзисторов и конфигурацией канала нагрузочного транзистора, сложность автоматизированного проектирования и большая занимаемая площадь узлов на основе данного логического элемента.

Из известных наиболее близким по технической сущности к заявляемому объекту является интегральный логический элемент на КМОП-транзисторах (см. Bern Hoefflinger, Sie I. Liu, and Branislav Vajdic, A Three-Dimentional CMOS Design Metodology, IEEE Transactions of Electron Devices, vol. ED-31, Nom. 2, 1984, Fig. 2), содержащий полупроводниковую подложку первого типа проводимости с расположенными в ней сток-истоковыми областями транзисторов второго типа проводимости, область рекристаллизованного кремния второго типа проводимости, расположенную над слоем разделительного диэлектрика и содержащую сток-истоковые области транзисторов первого типа проводимости, металлическую шину питания, соединенную с истоковыми областями транзисторов первого типа проводимости, металлическую шину нулевого потенциала, расположенную над истоковой областью транзистора второго типа проводимости и соединенную с ней, а также с полупроводниковой подложкой первого типа проводимости, две входные поликремниевые шины прямоугольной формы, являющиеся затворами транзисторов второго типа проводимости и расположенных над ними транзисторов первого типа проводимости, выходную металлическую шину, расположенную над областями элемента и соединенную со стоковыми областями транзисторов первого типа проводимости и стоковой областью транзистора второго типа проводимости.

Недостатками логического элемента прототипа являются нерациональное использование площади кристалла, обусловленное прямоугольной формой входных поликремниевых шин и сложность автоматизированного проектирования узлов на основе данного элемента, обусловленное фиксированным расположением входных и выходных шин, а также отсутствием транзитной (транзитных) шин.

Задачей предполагаемого изобретения является сокращение занимаемой площади, повышение быстродействия и помехоустойчивости элемента, а также повышение степени автоматизации проектирования устройств на его основе.

Для достижения необходимого технического результата в интегральный логический элемент, содержащий полупроводниковую подложку первого типа проводимости с расположенными в ней сток-истоковыми областями транзисторов второго типа проводимости, область рекристаллизованного кремния второго типа проводимости, расположенную над слоем разделительного диэлектрика и содержащую сток-истоковые области транзисторов первого типа проводимости, металлическую шину питания, соединенную с истоковыми областями транзисторов первого типа проводимости, металлическую шину нулевого потенциала, расположенную над истоковой областью транзистора второго типа проводимости и соединенную с ней, а также с полупроводниковой подложкой первого типа проводимости, выходную металлическую шину, расположенную над областями элемента и соединенную со стоковыми областями транзисторов первого типа проводимости и стоковой областью транзистора второго типа проводимости, введены две входные зоны, содержащие два транзистора второго типа проводимости, два транзистора первого типа проводимости, расположенные в области рекристаллизованного кремния второго типа проводимости над транзисторами второго типа проводимости, две входные поликремниевые шины, являющиеся затворами транзисторов первого и второго типов проводимости и выполненные в виде буквы С, выходная зона, содержащая выходную поликремниевую шину, которая соединена с выходной металлической шиной, зона транзита, содержащая транзитную поликремниевую шину, причем, расположенные между шинами питания и нулевого потенциала входные, выходная и транзитная зоны взаимозаменяемы вдоль логического элемента.

Для проведения сравнительного анализа заявляемого устройства, прототипа и аналога расположим их признаки в табл. 1.

Сравнивая предлагаемое устройство с прототипом, видим, что оно содержит новые признаки, то есть соответствует критерию новизны. Проводя сравнение с аналогами, приходим к выводу, что предлагаемое устройство соответствует критерию "существенные отличия", так как в аналогах не обнаружены предъявляемые новые признаки. За счет введения в конструкции электрически и топологически совместимых зон получен положительный эффект, заключающийся в сокращении занимаемой площади, повышении быстродействия, нагрузочной способности и помехоустойчивости устройств на основе предлагаемого элемента, а также в снижении затрат на проектирование микросхем в целом.

На фиг. 1 приведены топология и структура предлагаемого интегрального логического элемента. Он содержит полупроводниковую подложку первого типа проводимости 1 с расположенными в ней сток-истоковыми областями транзисторов второго типа проводимости 2 4, область рекристаллизованного кремния второго типа проводимости 5, расположенную над слоем разделительного диэлектрика 6 и содержащую сток-истоковые области транзисторов первого типа проводимости 7 - 9, металлическую шину питания 10, соединенную с истоковыми областями транзисторов первого типа проводимости 8, металлическую шину нулевого потенциала 11, расположенную над истоковой областью транзистора второго типа проводимости 4 и соединенную с ней, а также с полупроводниковой подложкой первого типа проводимости 1, выходную металлическую шину 12, расположенную над областями элемента и соединенную со стоковыми областями транзисторов первого типа проводимости 7, 9 и стоковой областью транзистора второго типа проводимости 2, две входные зоны "1", содержащие два транзистора второго типа проводимости, два транзистора первого типа проводимости, расположенные в области рекристаллизованного кремния второго типа проводимости 5 над транзисторами второго типа проводимости, две входные поликремнивые шины 13, 14, являющиеся затворами транзисторов первого и второго типов проводимости и выполненные в виде буквы С, выходную зону "0", содержащую выходную поликремниевую шину 15, которая соединена с выходной металлической шиной 12, зону транзита "Т", содержащую транзитную поликремниевую шину 16. Штриховые линии обозначают границы зон.

Работает устройство следующим образом.

При подаче напряжения питания на шину 10 и действующих высоких уровнях напряжения логической единицы на входных шинах 13, 14 транзисторы второго типа проводимости, образованные сток-истоковыми областями 2 4, расположенными в полупроводниковой подложке первого типа проводимости 1, открыты, а транзисторы первого типа проводимости, образованные сток-истоковыми областями 7 9, находящимися в области рекристаллизованного кремния второго типа проводимости 5, которая расположена над слоем разделительного диэлектрика 6, закрыты, поэтому на выходе схемы шины 12, 15 действует низкий уровень напряжения логического нуля.

При подаче низкого уровня напряжения логического нуля на одну или обе входные шины 13, 14 один или оба транзистора второго типа проводимости, соединенные последовательно, закроются, а один или оба транзистора первого типа проводимости, соединенные параллельно, откроются, что приведет к установлению на выходе схемы шины 12, 15 высокого уровня напряжения логической единицы. Поликремниевая шина транзита 16 служит для обеспечения связей между элементами, стоящими через один или несколько элементов друг от друга.

Таким образом, предлагаемое устройство представляет собой двухвходовой интегральный логический элемент И-НЕ на КМОП-транзисторах.

Возможность введения в состав элемента произвольного количества транзитных шин позволяет исключить обходные пути при обеспечении связей между элементами, стоящими через один или несколько элементов друг от друга.

Взаимно-перпендикулярное расположение поликремниевых и металлических шин позволили создать полностью топологически и электрически совместимые между собой структурно-топологчиеские входные, выходную и транзитную зоны (примитивы). В результате появилась возможность произвольной перестановки зон (подстройки цоколевки выводов) в зависимости от предъявляемых требований.

Перечисленные особенности позволяют уменьшить площадь, занимаемую блоками БИС на основе прдлагаемого элемента, на 30 40% по сравнению с прототипом. Сокращение суммарной длины и количества изгибов линий связи обеспечивает повышение быстродействия схемы на 10 20% Предлагаемая регулярная конструкция элемента, собираемая из набора функциональных зон (примитивов), легко адаптируется к САПР БИС, обуславливая снижение затрат на проектирование микросхем в целом.

Формула изобретения

Интегральный логический элемент, содержащий полупроводниковую подложку первого типа проводимости с расположенными в ней сток-истоковыми областями транзисторами второго типа проводимости, область рекристаллизованного кремния второго типа проводимости, расположенную над слоем разделительного диэлектрика и содержащую сток-истоковые области транзистора первого типа проводимости, металлическую шину питания, соединенную с истоковыми областями транзисторов первого типа проводимости, металлическую шину нулевого потенциала, расположенную над истоковой областью транзистора второго типа проводимости и соединенную с ней, а также с полупроводниковой подложкой первого типа проводимости, выходную металлическую шину, расположенную над областями элемента и соединенную со стоковыми областями транзисторов первого типа проводимости и стоковой областью транзистора второго типа проводимости, отличающийся тем, что в него введены две входные зоны, содержащие два транзистора второго типа проводимости, два транзистора первого типа проводимости, расположенные в области рекристаллизованного кремния второго типа проводимости над транзисторами второго типа проводимости, две входные поликремниевые шины, являющиеся затворами транзисторов первого и второго типов проводимости и выполненные в виде буквы c, выходная зона, содержащая выходную поликремниевую шину, которая соединена с выходной металлической шиной, зона транзита, содержащая транзитную поликремниевую шину, причем расположенные между шинами питания и нулевого потенциала входные, выходная и транзитные зоны взаимозаменяемы вдоль логического элемента.

РИСУНКИ

Рисунок 1, Рисунок 2, Рисунок 3