Интегральная структура для бис

 

Использование: микроэлектроника, для создания БИС высокоэффективным использованием площади кристалла. Сущность изобретения: интегральная структура для БИС содержит полупроводниковую подложку с областями n- и p-типа проводимости для p- и n-канальных транзисторов, соответственно, выполненные в ней функциональные области с областями истоков-стоков p- и n-канальных транзисторов, затворами p- и n-канальных транзисторов, контактами и к ним для подключения к шинам высокого и низкого потенциалов соответственно, контактными площадками, выполненными в областях коммутации затворов, разделяющих области истоков-стоков p- и n-канальных резисторов, области омических контактов к области n- и p-типа проводимости подложки и шины высокого и низкого потенциалов. Контактные площадки в областях коммутации затворов выполнены общими для четырех ближайших затворов с возможностью подключения к любому из четырех ближайших затворов двух p-канальных транзисторов и двух n-канальных транзисторов. Контакты с к областям истоков-стоков p- и n-канальных транзисторов выполнены в областях расположения шин высокого и низкого потенциалов соответственно, непосредственно под самими шинами. Для обеспечения изоляции структуры контакты к затворам p- и n- канальных транзисторов выполнены в областях расположения шин высокого и низкого потенциалов соответственно, непосредственно под самими шинами. Области омических контактов к области n- и p-типа проводимости подложки выполнены в областях расположения шин высокого и низкого потенциалов соответственно, непосредственно под самими шинами. 3 з.п. ф-лы, 11 ил.

Предполагаемое изобретение относится к области микроэлектроники и предназначено для создания быстродействующих больших интегральных схем (БИС) с высокоэффективным использованием площади кристалла.

Одной из задач, стоящих перед микроэлектронной промышленностью, является создание в возможно более короткие сроки быстродействующих специализированных БИС широкой номенклатуры, потребность в которых колеблется от единиц до десятков тысяч штук каждого типа. Экономически эффективным оказывается использование унифицированных технических решений, таких как библиотека элементов, конструкция кристаллов, конструктивное исполнение БИС. Для сокращения сроков разработки необходимо, чтобы конкретный тип БИС формировался лишь на заключительных этапах создания, например путем изменения металлизации межсоединений библиотечных элементов.

Удачным воплощением такого подхода является создание специализированных БИС на основе базовых матричных кристаллов (БМК) [1] БМК представляет собой набор активных (транзисторов, диодов) и пассивных (резисторов, конденсаторов) элементов, расположенных на полупроводниковом кристалле регулярно в виде матрицы. По периферии матрицы обычно располагаются интерфейсные (входные и выходные) элементы, обеспечивающие требуемую нагрузочную способность, уровни входных порогов выходных сигналов. Основные логические возможности БМК сосредоточены в матрице, от конструкции и размеренности которой зависит степень интеграции создаваемых на основе БМК БИС. Наибольшее распространение в силу высоких технических характеристик (высокие степень интеграции и быстродействие, малая потребляемая мощность) получили БМК на основе комплементарных металл-окисел-полупроводник (КМОП) транзисторов. Тенденцией развития КМОП БМК является повышение плотности компоновки логических элементов на кристалле, которая достигается путем уменьшения проектных норм и совершенствованием конструкции матрицы кристалла. Вначале были разработаны "канальные" БМК, матрица которых состояла из ячеек, содержащих некоторое количество (обычно от 4 до 8) n- и p-канальных МОП транзисторов в каждой, достаточное для построения базового набора логических элементов, разделенных горизонтальными каналами для трассировки связей. Дальнейшее развитие привело к созданию БМК со структурой "море вентилей", в которых ячейки вплотную пристыкованы друг к другу. Конструкция ячейки оптимизируется таким образом, чтобы с одной стороны путем коммутации транзисторов реализовать достаточно широкий набор логических функций библиотечных элементов, с другой стороны - обеспечить приемлемые трассировочные возможности кристалла. Накопленный опыт проектирования КМОП БИС на таких БМК показал, что из-за фиксированного положения границ ячеек в матрице может иметь место непроизводительная потеря площади кристалла. Исключить фиксированное положение границ ячеек в матрице можно, "рассыпав" ячейку до уровня транзисторов, перейдя таким образом к структуре с регулярным расположением транзисторов. Именно такие структуры, называемые "море транзисторов", являются наиболее перспективными для современных КМОП БМК [2] На фиг. 1 показана конструкция БМК со структурой типа "море транзисторов". Прямоугольный кристалл 1 содержит четыре периферийных блока 2, 3, 4, 5 с интерфейсными элементами, функциональные области 6, 7, 14 с ячейками. При недостатке горизонтальных и вертикальных трасс для разводки межсоединений логических элементов площадь, занимаемая отдельными ячейками, строками и столбцами ячеек, может быть использована для трассировки, а не для размещения логических элементов.

На фиг. 2 показана конструкция принятой за аналог ячейки, используемой в канальных КМОП БМК, а также в БМК типа "море вентилей" [1] Ячейка содержит четыре транзистора, образующих две комплементарные пары. В изолированной области 15 расположены диффузионные области 16 и 17 истока-стока транзисторов соответственно p- и n-типа проводимости. Контактные окна 18 обеспечивают доступ к истокам-стокам транзисторов. Поликремниевые затворы 19 этих транзисторов попарно объединены с контактными площадками 20 к затворам. Контактные окна к площадкам затворов и к истокам-стокам должны совпадать с узлами сетки. Недостатком такой структуры является трудность реализации проходных ключей, для которых требуется иметь раздельные затворы n- и p-канальных транзисторов.

На фиг. 3 показана конструкция принятой за прототип структуры функциональной области КМОП БМК типа "море транзисторов", описанной в работе [3] в которой установлен отмеченный недостаток.

В соответствии с фиг. 3 функциональная область 8 содержит p-канальные и n-канальные МОП транзисторы. В верхней части функциональной области 8 формируются p- канальные МОП транзисторы, в нижней части формируются n- канальные МОП транзисторы. Простая комплементарная пара состоит из p-канального и n-канального транзисторов, расположенных строго один под другим, вдоль одной вертикальной линии. Объединение p- и n-канальных МОП транзисторов в комплементарные пары происходит в центральной части функциональной области области коммутации затворов 21, отделяющей и изолирующей p-канальные 22-26 и n-канальные 27-31 МОП транзисторы. Область 16 в верхней части функциональной области 8 является истоковой-стоковой для p-канальных МОП транзисторов. Область 17 в нижней части функциональной области 8 является истоковой-стоковой для n-канальных МОП транзисторов. Организованная таким образом простая комплентарная пара является основной базовой ячейкой. Между базовыми ячейками отсутствует электрическая изоляция. В самой верхней части и в самой нижней части функциональной области 8 расположены области омических контактов к подложкам для каждой базовой ячейки 32-37 и 38-43. Линиями 44-49 и 50-58 показаны продольная и поперечная сетки соответственно. Одна базовая ячейка имеет размер равный шагу продольной сетки.

На фиг. 4 показана топология и разводка трехвходового логического вентиля ИЛИ-НЕ. Сплошными линиями 59-62, 63, 64 указаны проводники. Точки означают места приконтактов этих проводников к областям под ними и должны совпадать с узлами продольной и поперечной сеток. Проводники 59-62, выходящие из области 8, являются входами трехвходового вентиля ИЛИ-НЕ. Проводники 63 и 64 являются шинами высокого и низкого потенциалов соответственно. Проводники 63 и 64 являются шинами высокого и низкого потенциалов соответственно. Электрическая изоляция логических вентилей осуществляется путем подключения крайних затворов p-канальных МОП транзисторов логического вентиля к шине высокого потенциала (шине питания) и n-канальных МОП транзисторов к шине низкого потенциала (шине земли). На фиг. 4 это показано проводниками 65, 66 и 67, 68. Для изоляции подложки p-канальных МОП транзисторов и подложки n- канальных МОП транзисторов их омические контакты 32, 33, 37 и 38, 39, 43 подключаются к шине высокого потенциалов соответственно. На фиг. 4 показана принципиальная возможность подключения некоторых омических контактов проводниками 69, 70 и 71, 72 к шинам высокого и низкого потенциалов. В реальной структуре проводники 65, 66, 67, 68, 69, 70 и 71, 72 должны совпадать с линиями продольной сетки. Поэтому трехвходовый логический вентиль ИЛИ-НЕ должен занимать не четыре шага продольной сетки, а значительно больше. Четыре шага продольной сетки занимает только сама разводка трехвходового логического вентиля ИЛИ-НЕ. Функциональная область 8 при заданной ширине затвора p-канальной МОП структуры в 3 шага поперечной сетки и при заданной ширине затвора n-канальной МОП структуры в 2 шага поперечной сетки занимает всего 10 шагов поперечной сетки.

Предлагаемое техническое решение направлено на усовершенствование конструкции функциональной области КМОП БМК. Усовершенствованная конструкция функциональной области может быть использована как для канальных БМК, так и бесканальных БМК типа "море транзисторов", в последнем случае разводка логических вентилей между собой осуществляется как продольными, так и поперечными проводниками, прямо по области занимаемой самим логическим вентилем. В результате актуальным становиться понятие "прозрачности" самого логического вентиля. Под "прозрачностью" логического вентиля понимается число свободных продольных и поперечных трасс, не занятых собственной разводкой логического вентиля. Усовершенствование касается области коммутации затворов функциональной области. Оно направлено на повышение коммутационных возможностей и на уменьшение этой области на один шаг поперечной сетки и, следовательно, на уменьшение поперечного размера функциональной области, что приводит к увеличению плотности компоновки и степени интеграции КМОП БИС.

Предлагаемая конструкция области коммутации затворов (фиг. 5) позволяет в одном узле сетки подключиться к любому из четырех ближайших затворов двух p-канальных МОП структур и двух n-канальных МОП структур. К любому затвору p-канальной МОП структуры и n-канальной МОП структуры может быть осуществлено подключение в одном из двух ближайших узлов сетки. Предлагаемое техническое решение увеличивает функциональную гибкость при создании и разводке логических вентилей и способствует увеличению степени интеграции и быстродействия КМОП БИС. В предлагаемой конструкции шины высокого и низкого потенциалов расположены в верхней и нижней частях функциональной области соответственно. Омические контакты к подложкам могут быть выполнены в виде полос и расположены под шинами высокого и низкого потенциалов. При этом отпадает необходимость в продольных проводниках и увеличивается плотность компоновки в продольном направлении. В бесканальных БМК типа "море транзисторов" это дает возможность использовать один омический контакт к подложке и одну шину питания или земли на два соседних ряда базовых ячеек, что также способствует значительному увеличению плотности компоновки и степени интеграции КМОП ИС.

Изоляция логических элементов осуществляется подключением крайних затворов p- и n-канальных МОП структур к шинам высокого и низкого потенциалов соответственно. В предлагаемой конструкции это осуществляется приконтактом затворов к омическому контакту к подложке под шинами высокого и низкого потенциалов. При этом также отпадает необходимость в продольных проводниках, что приводит к увеличению плотности компоновки в продольном направлении.

Для увеличения "прозрачности" базовых ячеек и создаваемых на их основе логических элементов предлагается выполнение истоковых-стоковых областей в виде "гребенки", выступы которой при необходимости используются для подсоединения истоков p- и n-канальных МОП транзисторов к шинам высокого и низкого потенциалов соответственно. При этом отпадает необходимость в продольных проводниках, увеличивается плотность компоновки в продольном направлении и освобождается трасса в поперечном направлении. Предлагаемая конструкция функциональной области при сохранении размеров транзисторов обеспечивает большую "прозрачность" базовой ячейки и создаваемых на ее основе логических элементов на две поперечные трассы, что существенно при проектировании БИС.

На фиг. 1 представлена конструкция бесканального КМОП БМК со структурой типа "море транзисторов", рассмотренная выше. В функциональных областях регулярно расположены элементы схем, при соединении которых получаются различные типы логических элементов. Входы и выходы различных элементов, соединяясь в этих же функциональных областях, образуют необходимую схему. Функциональные области 6, 8, 10 и т.д. являются зеркально отраженными относительно областей 7, 9, 11 и т.д.

На фиг. 5 представлена топология функциональной области 8, раскрывающая сущность предлагаемого изобретения. На фиг. 6-10 показано поперечное сечение вдоль соответствующих линий от А-А до E-E. На фиг. 11 топология и разводка трехвходового логического вентиля ИЛИ-НЕ.

В соответствии с фиг. 5 предлагаемая конструкция функциональной области 8 содержит p-канальные и n-канальные МОП транзисторы. В верхней части функциональной области 8 формируются p-канальные МОП транзисторы (это соответствует поперечному сечению C-C), в нижней части формируются n-канальные МОП транзисторы (это соответствует поперечному сечению D-D). В области коммутации затвора 21 расположены площадки 73, 74, 75 и т.д. для коммутации затворов p-канальных и n-канальных МОП транзисторов 22, 23, 26 и 27, 28, 31. К одной площадке, например 74, может быть подключено четыре ближайших затвора: два затвора p-канальных МОП транзисторов 23 и 24 и два затвора n-канальных МОП транзисторов 28 и 29. При этом с помощью одной площадки, например 74, при коммутации могут быть образованы 9 различных КМОП пар: p-канальный затвор МОП транзистора 23 площадка 74 n-канальный затвор МОП транзистора 28; аналогично 24- 74- 28; 23- 74- 29; 24- 74- 29 и (23+24)- 74-(28+29), (23+24)- 74- 28, (23+24)- 74- 29, 23- 74-(28+29), 24- 74- (28+29).

Область коммутации затворов 21 разделяет и изолирует p-канальные 22, 23, 24 и т.д. и n-канальные 27, 28, 29 и т.д. МОП транзисторы.

Область 16 в верхней части функциональной области 8 имеет форму "гребенки" с выступами 77, 78, 79. и т.д. и является истоковой-стоковой для p-канальных МОП транзисторов. Области 77, 78, 79, и т.д. пересекаются с областью 83 шины высокого потенциала 63, к которой при необходимости может осуществляться контакт истоков p-канальных МОП транзисторов. Область 17 в нижней части функциональной области 8 также имеет форму "гребенки" с выступами 84, 85, 86, и т.д. и является истоковой-стоковой для n-канальных МОП транзисторов. Области 84, 85, 86, и т.д. пересекаются с областью 90 шины низкого потенциала 64, к которой при необходимости может осуществляться контакт истоков n-канальных МОП транзисторов. Ячейка, организованная из одного затвора p-канального МОП транзистора, например 23, одного затвора n-канального МОП транзистора, например 28, истоковых-стоковых областей 16, 17 и контактной площ9адки к затворам, например 74, области коммутации затвора 21, является минимальной по повторяемости и называется базовой ячейкой. Между соседними базовыми ячейками в горизонтальном направлении отсутствует электрическая изоляция.

В областях 83 и 90 шин высокого и низкого потенциалов расположены области омических контактов к подложкам 32 и 38, выполненные, например, в виде узких длинных полос и использованием для всего ряда p-канальных и n-канальных МОП транзисторов. В случае бесканального БМК типа "море транзисторов" возможно использование областей омических контактов 32 и 38 для соседних зеркально отраженных функциональных областей 7 и 16, 9 и 17 соответственно.

На фиг. 6-10 показаны поперечные сечения полупроводниковой структуры внутренней функциональной области 8, топология которой представлена на фиг. 5.

На фиг. 6 показано поперечное сечение вдоль А-А (фиг. 5). Кремниевая подложка 91 p-типа выполняет функцию подложки для n-канальных МОП транзисторов. Пристеночная диффузионная область 92, сформированная в кремниевой подложке p-типа 91, служит подложкой для p-канальных МОП транзисторов. Истоковая-стоковая область 16 p-канальных МОП транзисторов формируется в пристеночной диффузионной области 92 и истоковая-стоковая область 17 для n-канальных МОП транзисторов формируется в кремниевой подложке p-типа. Области 16 и 17 изолируется областью коммутации затворов 21, на которой формируется площадка 75 для коммутации затворов.

Область омического контакта 32 к подложке 92 p-канальных МОП транзисторов сформирована в пристеночной диффузионной области 92 и электрически изолирована областью 93 от истоковой-стоковой области 16. Шина высокого потенциала 63 накрывает омический контакт 32 и область 80 часть истоковой-стоковой области 16, в которой при необходимости делается контакт к шине питания 63.

Область омического контакта 38 к подложке 91 n-канальных МОП транзисторов сформирована в кремниевой подложке p-типа 91 и электрически изолирована областью 94 от истоковой-стоковой области 17 n-канальных МОП транзисторов. Шина низкого потенциала 64 покрывает омический контакт 38 и область 87 часть истоковой-стоковой области 17, в которой при необходимости делается контакт к шине низкого потенциала 64.

На фиг. 7 показано поперечное сечение вдоль линии B-B (фиг. 5). Область омического контакта 32 сформирована в пристеночной диффузионной области n-типа 92. Область омического контакта покрыта шиной питания высокого потенциала 63.

На фиг. 8 показано поперечное сечение линии C-C (фиг. 5). Подзатворный тонкий окисел 95 формируется на пристеночной диффузионной области 92. Затворы 22-26 p-канальных МОП транзисторов наложены на тонкий окисел 95. Истоковые-стоковые области 16 p-канальных МОП транзисторов формируются между каждыми затворами и пристеночной диффузионной области 92. МОП транзисторы электрически не изолированы друг от друга.

На фиг. 9 показано поперечное сечение D-D (на фиг. 5) n-канальных МОП транзисторов.

Поперечное сечение вдоль линии E-E (фиг. 5) показано на фиг. 10. Область омического контакта 38 сформирована в кремниевой подложке p-типа 91 и может располагаться под шиной низкого потенциала 64.

На фиг. 11 показана топология и разводка трехвходового логического вентиля ИЛИ-НЕ в предлагаемой внутренней функциональной области 8. Ширина и длина каналов соответствующих МОП транзисторов одинаковы, одинаковы шаги продольной и поперечной сеток. Сплошными линиями указаны проводники. Точки означают места приконтактов проводников к областям под ними. Контакты 73, 74, 75 являются входами логического элемента, 76 выходом. Электрическая изоляция данного логического элемента осуществляется подключением крайних затворов p- и n-канальных МОП транзисторов к шинам высокого 63 и низкого 64 потенциалов соответственно. При этом предлагаемая конструкция области коммутации затворов позволяет использовать площадки изолированных затворов для соседних вентилей. В конструкции прототипе (фиг. 4) за счет жесткой связи затворов МОП транзисторов с площадками приконтакта эти площадки уже не могут быть использованы. Поэтому при одинаковом числе логических входов-выходов, в предлагаемой конструкции рассматриваемый логический элемент занимает 3 шага, а в конструкции прототипе 4 шага продольной сетки. Кроме этого предлагаемая конструкция области коммутации по сравнению с прототипом уже на один шаг поперечной сетки, то есть имеет размер меньше на один шаг поперечной сетки. Построение истоковых-стоковых областей в форме "гребенки" позволяет осуществлять контакт истоков КМОП структур к шинам питания без использования дополнительных трасс. При этом "прозрачность" логических элементов возраст на 2 трассы. Свободные трассы, обеспечивающие "прозрачность", помечены знаком "□--□" на фиг. 11. В конструкции-прототипе при построении трехвходового логического вентиля ИЛИ-НЕ (фиг. 4) свободной является только одна горизонтальная трасса. В предлагаемой конструкции (фиг. 11) свободной являются три трассы.

Предлагаемая конструкция функциональной области БМК типа "море транзисторов" занимает меньшую площадь, имеет большую пропускную способность для трасс, как продольных так и поперечных, обеспечивает высокоэффективное использование площади кристалла, повышение плотности компоновки элементов.

Сущность предложенного изобретения выражается в совокупности существенных признаков, достаточных для достижения обеспечиваемого изобретением технического результата.

Фиг. 1 БМК со структурой "море транзисторов".

Фиг. 2 Конструкция ячейки аналога.

Фиг. 3 Функциональная область структуры прототипа м p- и n-канальными МОП транзисторами.

Фиг. 4 Топология и разводка трехвходного логического вентиля ИЛИ-НЕ, выполненная на структуре прототипа.

Фиг. 5 Усовершенствованная структура ячейки с предлагаемой конструкцией области коммутации затворов.

Фиг. 6 Поперечное сечение полупроводниковой структуры вдоль линии A-A.

Фиг. 7 Поперечное сечение полупроводниковой структуры вдоль линии B-B.

Фиг. 8 Поперечное сечение полупроводниковой структуры вдоль линии C-C.

Фиг. 9 Поперечное сечение полупроводниковой структуры вдоль линии D-D.

Фиг. 10 Поперечное сечение полупроводниковой структуры вдоль линии E-E.

Фиг. 11 Топология и разводка трехвходного логического вентиля ИЛИ-НЕ выполненная на ячейках с усовершенствованной структурой.

Формула изобретения

1. Интегральная структура для БИС, содержащая полупроводниковую подложку с областями n- и p-типа проводимости для р- и n-канальных транзисторов соответственно, выполненные в ней функциональные области с истоково-стоковыми областями для р- и n-канальных транзисторов, с затворами р- и n-канальных транзиcторов, контактами к ним для подключения к шинам высокого и низкого потенциалов соответственно, контактными площадками, выполненными в областях коммутации затворов, разделяющих истоково-стоковые области р- и n-канальных транзисторов, области омических контактов к областям n- и р-типа проводимости подложки и шины высокого и низкого потенциалов, отличающаяся тем, что контактные площадки в областях коммутации затворов выполнены общими для четырех ближайших затворов с возможностью подключения к любому из четырех ближайших затворов двух р-канальных транзисторов и двух n-канальных транзисторов.

2. Структура по п. 1, отличающаяся тем, что для обеспечения изоляции соседних истоково-стоковых областей транзисторов одного типа проводимости контакты к затворам р- и n-канальных транзисторов выполнены в областях расположения шин высокого и низкого потенциалов соответственно непосредственно под самими шинами.

3. Структура по п.1 или 2, отличающаяся тем, что области омических контактов в областям n- и р-типа проводимости подложки выполнены в областях расположения шин высокого и низкого потенциалов соответственно непосредственно под самими шинами.

4. Структура по любому из пп.1-3, отличающаяся тем, что контакты к истоково-стоковым областям р- и n-канальных транзисторов выполнены в областях расположения шин высокого и низкого потенциалов соответственно непосредственно под самими шинами.

РИСУНКИ

Рисунок 1, Рисунок 2, Рисунок 3, Рисунок 4, Рисунок 5, Рисунок 6, Рисунок 7, Рисунок 8, Рисунок 9, Рисунок 10, Рисунок 11