Устройство автоматической подстройки частоты

 

Использование: радиотехника, демодуляторы фазоманипулированного сигнала. Устройство автоматической подстройки частоты содержит смесители 1-4, фильтры низкой частоты 5-8, образующие многоканальный коррелятор 10, опорный многофазный генератор 9, инверторы 11 и 12 и компараторы 14-17, образующие формирователь сигнала 18, дешифратор 19, блок памяти 20, дополнителдьный блок памяти 21, различитель направления набега фазы 22 и формирователь управляющего сигнала 23 и при осуществлении обеспечивает повышение помехоустойчивости и достоверности принимаемой информации в условиях шума за счет исключения из обработки наименьшей проекции сигнала на четвертую опорную координатную ось. 2 ил., 1 табл.

Изобретение относится к радиотехнике и может быть использовано в демодуляторах фазоманипулированных сигналов для автоматической подстройки частоты (АПЧ) опорного генератора под частоту принимаемого сигнала, имеющего доплеровский сдвиг частоты или другую нестабильность частоты.

Известны устройства для АПЧ [1,2] Недостатком известных устройств является сравнительно недостаточная помехоустойчивость.

Наиболее близким по технической сущности к заявляемому устройству является выбранное в качестве прототипа устройство определения знака разности двух частот [1] содержащее четыре входных смесителя, блок выбора максимального сигнала, входы которого через фильтры соединены с выходами соответствующих входных смесителей, первые входы которых объединены, а вторые входы соединены с соответствующими четырьмя первыми выходами опорного многофазного генератора, восемь элементов памяти, выходы которых подключены к одним входам различителя направления набега фазы, другие входы которого подключены соответственно к выходам блока выбора максимального сигнала и к информационным входам восьми элементов памяти, управляющие входы которых соединены с первым выходом блока тактовой синхронизации, вход которого соединен со вторым выходом опорного многофазного генератора, а второй и третий выходы блока тактовой синхронизации подключены соответственно к третьему и четвертому входам различителя направления набега фазы, выходы которого подключены к входам формирователя управляющего сигнала, выход которого подключен к входу опорного многофазного генератора.

Блок выбора максимального сигнала содержит формирователь сигнала в виде четырех усилителей-ограничителей, преобразующих аналоговый сигнал в цифровую форму, и дешифратор, состоящий из четырех инверторов и восьми элементов И.

Целью изобретения является повышение помехоустойчивости и достоверности принимаемой информации в условиях шума.

Указанная цель достигается тем, что устройство АПЧ, содержащее многоканальный коррелятор, первый, второй, третий и четвертый компараторы, выходы которых подключены к входам дешифратора, выходы которого подключены к информационным входам памяти, выходы которого соединены с одними входами различителя направления набега фазы, выходы которого соединены с входами формирователя управляющего сигнала, выход которого соединен с входом опорного многофазного генератора, первые выходы которого подключены к вторым входам многоканального коррелятора, а первый вход является входом устройства, второй выход опорного многофазного генератора подключен к входу синхронизатора, первый выход которого подключен к управляющему входу блока памяти, дополнительно содержит первый и второй инверторы, вход первого из которых подключен соответственно к первому выходу многоканального коррелятора и второму входу второго компаратора, а вход второго к четвертому выходу многоканального коррелятора и первому входу третьего компаратора, второй вход которого объединен с первым входом первого компаратора и подключен к второму выходу многоканального коррелятора, третий выход которого подключен к объединенным первому входу второго компаратора и второму входу четвертого компаратора, первый вход которого соединен с выходом первого инвертора, а выход второго инвертора подключен к второму входу первого компаратора, дополнительный блок памяти, выходы которого подключены к другим входам различителя направления набега фазы, а информационные входы подключены к выходам блока памяти, и управляющий вход дополнительного блока памяти соединен с вторым выходом синхронизатора.

Сущность изобретения заключается в следующем. В прототипе [1] местоположение вектора сигнала на фазовой плоскости определяется по знакам четырех его проекций, одна из которых может быть соизмерима с уровнем шума, а при совпадении вектора сигнала с опорной координатной осью может быть равна нулю. В этом случае возможна ошибка в определении фазового угла, что приводит к ошибкам системы синхронизации по частоте.

В предлагаемом устройстве местоположение вектора сигнала определяется по знакам четырех компараторов, на входы которых подаются проекции сигнала с взаимоортогональных подканалов. Одна из проекций сигнала всегда больше , которая и будет определять состояние четырех компараторов. Таким образом, система синхронизации будет работоспособна при уровне шумов .

На фиг.1 представлена структурная электрическая схема устройства АПЧ; на фиг.2 векторная диаграмма работы устройства, варианты.

Устройство АПЧ (фиг.1) содержит многоканальный коррелятотр 10, два инвертора 11 и 12, четыре компаратора 14 17, опорный многофазный генератор 9, синхронизатор 13, дешифратор 19, блок 20 памяти, дополнительный блок 21 памяти, различитель 22 направления набега фазы, формирователь 23 управляющего сигнала.

Многоканальный коррелятор 10 содержит четыре смесителя 1 4 и четыре фильтра 5 8 низкой частоты.

Формирователь сигнала 18 содержит два инвертора 11, 12 и четыре компаратора 14 17.

Устройство АПЧ работает следующим образом.

Входные фазоманипулированные сигналы подаются на входы смесителей 1 4 четырех подканалов многоканального коррелятора 10, на другие входы которых поступают находящиеся попарно в квадратуре сигналы с частотой опорного многофазного генератора 9.

С помощью сигналов с опорного многофазного генератора 9 в многоканальном корреляторе 10 образуется на фазовой плоскости восемь координатных фазовых углов, как показано на векторной диаграмме фиг.2.

Возможны восемь вариантов принимаемого сигнала, как показано на фиг.2, соответствующих определенному положению вектора сигнала на фазовой плоскости. Здесь необходимо заострить внимание на том, что после многоканального коррелятора 10 действия над сигналом производятся только со знаками его проекций на опорные оси, так как в устройстве выделяется не точное местоположение вектора сигнала, а только угол на фазовой плоскости, в котором находится вектор сигнала и который формируется с помощью опорного сигнала.

В прототипе декодирование сигнала производится по знакам четырех проекций его вектора на опорные оси, одна из которых при совпадении с опорной координатной осью может быть равна нулю. В этом случае возможны ошибки в определении фазового угла.

В предлагаемом устройстве местоположение вектора сигнала определяется по знакам четырех компараторов 14 17 формирователя 18 сигнала, на входы которых подаются проекции сигнала с взаимоортогональных подканалов. Компаратор производит сравнение указанных сигналов.

Если на прямом входе компаратора сигнал больше, чем на инверсном, то на выходе вырабатывается логическая "1", в противном случае "0".

Знаки на выходах четырех компараторов в зависимости от возможных вариантов векторов сигнала приведены в таблице (согласно фиг.2).

Сигнал дешифрируется по знакам на выходе формирователя 18 сигнала дешифратора 19.

Нахождение вектора сигнала во время (n-1)^го такта, поступающего с синхронизатора 13, запоминается в одном из восьми элементов памяти блока 20, а во время n^го такта в блоке 21 памяти. Введение дополнительного блока 21 памяти требуется для устойчивой работы устройства путем нормирования сигнала по длительности, снимаемого с выхода дешифратора 19.

После определения нахождения вектора сигнала в определенном фазовом углу и запоминания его во время (n-1)^го и n^го тактов производится выделение сигнала рассогласования разности частот.

Для выявления ухода фазы сигнала только за счет дестабилизирующих факторов необходимо исключить влияние информационной смены фазы на 180^o. Это производится путем логического сложения противоположных вариантов сигнала на схемах ИЛИ (показаны в прототипе) различителя 22 направления набега фазы.

Если вектор сигнала находится в первом фазовом углу (фиг.2) во время (n-1)^го такта, то при увеличении частоты сигнала во время n^го такта он перейдет во второй или, при информационной смене фазы, в шестой фазовые углы, если находился во втором перейдет в третий или седьмой и т.д. Эта операция выделения сигнала рассогласования положительной разности частот производится на восьми двухвходовых логических элементах И (показано в прототипе) различителя 6 направления набега фазы, выходы которых объединены схемой ИЛИ, на выходе которой получается сигнал рассогласования, поступающий на первый вход формирователя 23 управляющего сигнала.

При уменьшении частоты входного сигнала, если вектор сигнала находится в 1-ом фазовом углу во время (n-1)^го такта, то во время n^го такта он перейдет в 8-ой или 4-ый, если в 8-ом перейдет в 7-ой или 3-ий и т.д. Эта операция выделения сигнала рассогласования отрицательной разности частот производится на восьми двухвходовых логических элементах И, выходы которых объединены восьмивходовой схемой ИЛИ, на выходе которой получается сигнал рассогласования отрицательной разности частот.

Сигналы рассогласования с 1-го и 2-го выходов различителя 22 направления набега фазы раздельно поступают на 1-ый и 2-ой входы формирователя 23 управляющего сигнала (ФУС).

В качестве ФУС могут быть использованы последовательно соединенные реверсивные счетчик и цифроаналоговый преобразователь (ЦАП), с выхода которого сигнал поступает на управляющий вход опорного многофазного генератора 9.

В качестве синхронизатора 13 используется делитель частоты, выходная частота которого значительно больше информационной частоты. В этом случае информационная смена фазы практически не будет оказывать влияния на работу устройства. В качестве выходных сигналов синхронизатора 13 используются прямой и инверсный сигналы одной частоты.

Устройство позволяет повысить помехоустойчивость за счет принципиально нового формирователя сигнала при сохранении всех достоинств прототипа. Устройство позволяет применить цифровые микросхемы? за счет чего повышается быстродействие и обеспечивается работоспособность при воздействии климатических факторов.

На дату подачи заявки на предприятии изготовлены опытные образцы, реализующие заявляемое устройство. Испытания подтвердили основные положения теоретического анализа изложенного в заявке.

Литература 1. Авторское свидетельство СССР N 1159151, кл. H 03 D 13/00, БИ N 20, 30.05.85.

2. Авторское свидетельство СССР N 1614119, кл. H 04 L 7/02, БИ N 46, 15.12.90.

Формула изобретения

Устройство автоматической подстройки частоты, содержащее многоканальный коррелятор, первый четвертый компараторы, выходы которых подключены к входам дешифратора, выходы которого подключены к информационным входам блока памяти, выходы которого соединены с одними входами различителя набега фазы, выход которого соединены с входами формирователя управляющего сигнала, выход которого соединен с входом опорного многофазного генератора, первые выходы которого подключены к вторым входам многоканального коррелятора, а первый вход является входом устройства, второй выход опорного многофазного генератора подключен к входу синхронизатора, первый выход которого подключен к управляющему входу блока памяти, отличающееся тем, что дополнительно содержит первый и второй инверторы, вход первого из которых подключен соответственно к первому выходу многоканального коррелятора и второму входу второго компаратора, а вход второго к четвертому выходу многоканального коррелятора и первому входу третьего компаратора, второй вход которого объединен с первым входом первого компаратора и подключен к второму выходу многоканального коррелятора, третий выход которого подключен к объединенным первому входу второго компаратора и второму входу четвертого компаратора, первый вход которого соединен с выходом первого инвертора, а выход второго инвертора подключен к второму входу первого компаратора, дополнительно блок памяти, выходы которого подключены к другим входам различителя направления набега фазы, а информационные входы подключены к выходам блока памяти, и управляющий вход дополнительного блока памяти соединен с вторым выходом синхронизатора.

РИСУНКИ

Рисунок 1, Рисунок 2, Рисунок 3