Устройство для сложения

 

Изобретение относится к вычислительной технике и может найти применение для суммирования как аналоговых, так и цифровых величин. Технический результат изобретения повышение точности сложения при одновременном повышении быстродействия и уменьшении потребления энергии. Технический результат достигается за счет того, что в устройство сложения введены сумматор 12 по модулю два и триггер 13, которые совместно с элементами И- ИЛИ-НЕ 1,4, элементом И-НЕ 3, включены между выходной и входной шинами. 1 ил.,1 табл.

Изобретение относится к вычислительной технике, в частности к устройствам для сложения, и может найти применение для суммирования как аналоговых, так и цифровых величин.

Наиболее близким по своей технической сущности к заявляемому техническому решению является устройство для сложения, содержащее первый элемент И-ИЛИ-НЕ, подсоединенный первым входом к входной шине переноса, соединенной с первым входом элемента И-НЕ, подключенного выходом к второму и третьему входам первого элемента И-ИЛИ-НЕ и к первому входу второго элемента И-ИЛИ-НЕ, который соединен третьим входом с входной шиной информации и подключен выходом к выходном шине переноса, входную шину сброса, выходные и входные шины тактового сигнала.

Недостаток подобного устройства для сложения состоит в значительной сложности его конструкции, приводящей к значительному потреблению энергии при необходимости повышения быстродействия. Кроме того, известное устройство не обеспечивает достаточно высокую точность сложения и достаточно высокую надежность.

Технический результат, который может быть получен при осуществлении * изобретения, выражается в повышении точности сложения при одновременном увеличении быстродействия и уменьшении потребления энергии.

Для получения этого технического результата в устройство для сложения, содержащее первый элемент И-ИЛИ-НЕ, подсоединенный первым входом к входной шине переноса, соединенной с первым входом элемента И-НЕ, подключенного выходом ко второму и третьему входам первого элемента И-ИЛИ-НЕ и к первому входу второго элемента И-ИЛИ-НЕ, который соединен третьим входом с входной шиной информации и подключен выходом к выходной шине переноса, входную шину сброса, выходные и входные шины тактового сигнала, введены сумматор по модулю два, соединенный первым входом с входной шиной информации и подключенный выходом ко второму входу элемента И-НЕ, к четвертому входу первого элемента И-ИЛИ-НЕ и ко второму входу второго элемента И-ИЛИ-НЕ, и триггер, соединенный прямым и инверсным выходами с первой и второй выходными шинами информации и подсоединенный информационным входом, прямым входом синхронизации, инверсным входом синхронизации и входом установки нуля соответственно к выходу первого элемента И-ИЛИ-НЕ, к первой и второй входным шинам тактового сигнала и к входной шине сброса, причем прямой выход триггера соединен со вторым входом сумматора по модулю два и с четвертым входом элемента И-ИЛИ-НЕ.

Сопоставительный анализ приведенной выше совокупности существенных признаков, характеризующей заявляемое техническое решение, показал, что заявляемое техническое решение является новым, так как оно не известно из уровня техники.

Сравнение заявляемого технического решения но только с прототипом, но и с другими техническими решениями в той же области техники не позволило выявить в них признаки, отличающие заявляемое техническое решение от прототипа, что позволяет сделать вывод о том, что заявляемое техническое решение имеет изобретательский уровень, так как для специалиста оно явным образом не следует из уровня техники.

На чертеже изображен один из возможных вариантов предлагаемого устройства для сложения.

Устройство содержит первый элемент И-ИЛИ-НЕ 1, подсоединенный первым входом к входной шине 2 переноса, соединенной с первым входом элемента И-НЕ 3, второй элемент И-ИЛИ-НЕ 4, выходную шину 5 переноса, входную шину 6 сброса, первую и вторую выходные шины 7 и 8 информации и первую и вторую входные шины 9 и 10 тактового сигнала. Элемент И-НЕ 3 подключен выходом к второму и третьему входам первого элемента И-ИЛИ-НЕ и к первому входу второго элемента И-ИЛИ-НЕ 4. Второй элемент И-ИЛИ-НЕ соединен третьим входом с входной шиной II информации и подключен выходом к выходной шине 6 переноса. При этом в первом и втором элементах И-ИЛИ-НЕ 1 и 4 первый и второй входы совпадают с первым и вторым входами первого входного элемента И, а третий и четвертый входы с первым и вторым входами второго входного элемента И соответственно, Устройство содержит также сумматор 12 по модулю два, соединенный первым входом с входной шиной II информации и подключенный выходом ко второму входу элемента И-НЕ 3, к четвертому входу первого элемента И-ИЛИ-НЕ 1 и ко второму входу второго элемента И-ИЛИ-НЕ 4, и триггер 13. Триггер 13 соединен прямым и инверсным выходами соответственно с первой и второй выходными шинами 7 и 8 информации и подсоединен информационным входом, прямым входом синхронизации, инверсным входом синхронизации и входом установки нуля соответственно к выходу первого элемента И-ИЛИ-НЕ 1, к первой входной шине 9 тактового сигнала, ко второй входной шине 10 тактового сигнала и к входной шине 6 сброса. При этом прямой выход триггера 13 соединен со вторым входом сумматора 12 по модулю два и с четвертым входом элемента И-ИЛИ-НЕ 4.

Работа предлагаемого устройства для сложения происходит следующим образом.

По входной шине 2 переноса подается в инверсном виде двоичный сигнал переноса, а по входной шине 11 информации двоичный разряд в прямом коде. Под действием этих сигналов, а также под действием рассчитанного ранее двоичного значения разрядного выхода (суммы), поступающего с прямого выхода триггера 13, в комбинационной схеме, образованной первым и вторым элементами И-ИЛИ-НЕ 1 и 4, элементом И-НЕ 3 и сумматором 12 по модулю два, вырабатываются сигнал переноса в инверсном коде, поступающий на выходную шину 5 переноса, и двоичный сигнал суммы, поступающий на информационный вход триггера 13. Соответствие входных и выходных сигналов этой комбинационной охами приведено в таблице.

Под действием положительного перепада тактового импульса, поступающего по первой входной шине тактового сигнала 9 на прямой вход синхронизации триггера 13, и отрицательного перепада инверсного тактового импульса, поступающего по втором шине 10 тактового сигнала на инверсный вход синхронизации триггера 13, производится запись в триггер 13 выходного сигнала ("суммы") с выхода первого элемента И-ИЛИ-НЕ 1. Иными словами, на выходном шине 7 информации под действием тактового импульса сигнал меняется с Sn-1 на Sn. Двоичный сигнал на второй выходной шине 8 инверсен сигналу на первой выходной шине 7 информации. Таким образом, на первой выходной шине 7 информации после положительного перепада сигнала на первой входной шине 9 тактового сигнала устанавливается двоичное значение суммы по модулю два трех значений одноразрядных чисел (в момент поступления фронта такта): входа переноса (без инверсии), входа разрядного и предыдущего состояния разрядного выхода.

Входной сигнал сброса, поступающий по входной шине 6 сброса, устанавливает триггер 13 в состояние логического нуля.

Триггер 13, выполненный с прямым и инверсным входами синхронизации, позволяет увеличить быстродействие при одновременном уменьшении потребления энергии. Подобный триггер описан в "Инструкции по разработке микросхем", Минск: НПО "Интеграл", 1988, с.13. В качестве элемента И-НЕ 3, сумматора 12 по модулю два и элементов И-ИЛИ-НЕ 1 и 4 могут быть использованы элемент И-НЕ, сумматор по модулю два и элемент И-ИЛИ-НЕ, описанные в том же источнике информации (с.14-17).

Технико-экономическая эффективность предложенного устройства связана с уменьшением потребления энергии и повышением быстродействия при одновременном упрощении конструкции.

Формула изобретения

Устройство для сложения, содержащее первый элемент И-ИЛИ-НЕ, подсоединенный первым входом к входной шине переноса устройства, соединенной с первым входом элемента И-НЕ, подключенного выходом к второму и третьему входам первого элемента И-ИЛИ-НЕ и к первому входу второго элемента И-ИЛИ-НЕ, который соединен третьим входом с входной шиной информации устройства и подключен выходом к выходной шине переноса устройства, отличающееся тем, что в него введены сумматор по модулю два, соединенный первым входом с входной шиной информации устройства и подключенный выходом к второму входу элемента И-НЕ, к четвертому входу первого элемента И-ИЛИ-НЕ и к второму входу второго элемента И-ИЛИ-НЕ, и триггер, соединенный прямым и инверсным выходами с первой и второй выходными шинами информации и подсоединенный информационным входом, прямым и инверсным входами синхронизации и входом установки нуля соответственно к выходу первого элемента И-ИЛИ-НЕ, к первой и второй входным шинам тактового сигнала устройства и к входной шине сброса устройства, прямой выход триггера соединен с вторым входом сумматора по модулю два и с четвертым входом второго элемента И-ИЛИ-НЕ.

РИСУНКИ

Рисунок 1, Рисунок 2



 

Похожие патенты:

Изобретение относится к вычислительной технике

Сумматор // 2049346
Изобретение относится к вычислительной технике, в частности к устройствам на КМДП-транзисторах для арифметической и логической обработки цифровой информации

Изобретение относится к вычислительной технике и микроэлектронике и предназначено для построения арифметическо-логических устройств процессоров

Изобретение относится к вычислительной технике и может быть использовано при разработке узлов и устройств высокопроизводительных вычислительных систем

Изобретение относится к автоматике и вычислительной технике и может использоваться для построения многооперандных быстродействующих арифметических устройств и синтеза на их основе встроенных средств технологического контроля и диагностики

Изобретение относится к вычислительной технике и может быть использовано при проектировании арифметических устройств высокой производительности, обрабатывающих числа удвоенной точности

Изобретение относится к вычислительной технике и микроэлектронике и может быть использовано при построении многооперандных арифметических устройств матричного типа Цепь изобретения - расширение области применения устройства для подсчета числа единиц за счет увеличения разрядности входной информации до тринадцати

Изобретение относится к автоматике и вычислительной технике и может быть использовано в дискретных автоматах для сложения - вычитания чисел, кодируемых трехуровневыми сигналами по ортогональным составляющим функций Попова

Изобретение относится к цифровой связи, автоматике и вычислительной технике и может быть использовано при реализации параллельных выделителей канальных цифровых сигналов, устройств сигнализации и устройств для подсчета количества единиц в двоичной комбинации

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении универсальных и специализированных управляющих устройств, а также вычислительных устройств

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в дискретных автоматах для сложения-вычитания чисел, кодируемых трехуровневыми сигналами по ортогональным составляющим функций Попова

Изобретение относится к вычислительной технике, в частности к способам суммирования чисел, и может быть использовано при построении арифметических устройств ЭВМ для повышения их быстродействия

Изобретение относится к электронике и предназначено для использования в сумматорах чисел в двоичном представлении

Изобретение относится к вычислительной технике и может быть использовано при проектировании вычислительных узлов в составе специализированных БИС на основе МОП транзисторов

Изобретение относится к электронике и предназначено для использования в сумматорах чисел в двоичном представлении

Изобретение относится к техническим средствам информатики и вычислительной техники и может быть использовано в высокоскоростных арифметико-логических устройствах, в том числе для вычисления быстрого преобразования Фурье и сверток по методу Винограда
Наверх