Аналого-цифровой преобразователь с кодовой отрицательной обратной связью

 

Аналогово-цифровой преобразователь с кодовой отрицательной обратной связью относится к области автоматики и измерительной техники и может быть использован в качестве преобразователя аналоговых сигналов обоих полярностей в цифровую форму для различных устройств вычислительной техники, радиотехники и т. д. Цель изобретения - расширение функциональных возможностей за счет преобразования входных сигналов разных полярностей. Аналого-цифровой преобразователь с кодовой отрицательной обратной связью содержит двоичный счетчик 1 с выводом 2 сброса, n+1 элементов 2И-НЕ 3,1...3. n+1, вход 4 управления, выход 5 генератора импульсов, резистивную матрицу 6 с весовыми резисторами 7.1...7.n, первый операционный усилитель 8, резистор 9, резистивный делитель напряжения 10, вывод 11 источника постоянного напряжения, компенсирующий резистор 12, второй операционный усилитель 13, резистивный делитель напряжения 14, диод 15, двухпозиционные ключи 16 и 17, элемент сравнения 18, третий операционный усилитель 19, резистивную матрицу 20 с резисторами 21.1. . . 21.4, выходной вывод 22, инвертор 23 и дополнительные элементы 2И-НЕ 24.1...24.2n. 1 ил.

Изобретение относится к области автоматики и измерительной техники и может быть использовано в качестве преобразователя аналоговых сигналов в цифровую форму для различных устройств вычислительной техники, радиотехники, цифрового телевидения и т. д.

Наиболее близким по совокупности призраков является аналого-цифровой преобразователь с кодовой отрицательной обратной связью (в дальнейшем по тексту АЦП с кодовой ООС), содержащий двоичный счетчик, снабженный входом сброса, n+1 элементов 2И-НЕ, из которых первые входы n элементов 2И-НЕ соответственно подключены к соответствующим выходам двоичного счетчика, а вторые объединены и соединены с входом управления, первый вход n+1-го элемента 2И-НЕ подключен к входу генератора импульсов, а выход к счетчику двоичного счетчика, резистивную матрицу, соответствующую из n весовых резисторов, первые выводы которых соответственно подключены к выходам соответствующих n элементов 2И-НЕ, а вторые объединены и одновременно соединены с инверсным входом первого операционного усилителя, подключенного прямым входом через резистор к общей шине, с первым выводом первого резистивного делителя напряжения и с выводом источника постоянного напряжения смещения через компенсирующий резистор, выход первого резистивного делителя напряжения подключен к выходу первого операционного усилителя, а второй вывод к прямому входу второго операционного усилителя, инверсный вход которого соединен с входным выводом, а выход с первым выводом второго резистивного делителя напряжения, выход которого одновременно подключен к второму входу n+1-го элемента 2И-НЕ и через диод к общей шине, к которой также подключен второй вывод второго резистивного делителя напряжения, причем выходы двоичного счетчика являются выходом устройства [1] Недостатком известного устройства является то, что оно преобразовывает входной аналогичный сигнал в двоичный код только одной отрицательной полярности и не позволяет одновременно осуществлять преобразование входных аналоговых сигналов обоих полярностей как отрицательных так и положительных, поступающих с одного входного вывода, что ограничивает функциональные возможности, соответственно, сужая область его использования.

Задачей изобретения является расширение функциональных возможностей путем реализации преобразования входных аналоговых сигналов разных полярностей, т. е. как отрицательных, так и положительных, поступающих с одного входного вывода.

Указанная задача решается тем, что в АЦП с кодовой ООС, содержащий двоичный счетчик, снабженный входом сброса, n+1 элементов 2И-НЕ, из которых первые входы n элементов 2И-НЕ соответственно подключены к соответствующим выходам двоичного счетчика, а вторые объединены и соединены с входом управления, первый вход n+1-го элемента 2И-НЕ подключен к выходу генератора импульсов, а выход к счетному входу двоичного счетчика, резистивную матрицу, состоящую из n весовых резисторов, первые выводы которых соответственно подключены к выходам соответствующих n элементов 2И-НЕ, а вторые объединены и одновременно соединены с инверсным входом первого операционного усилителя, подключенного прямым входом через резистор к общей шине, с первым выводом первого резистивного делителя напряжения и с выводом источника постоянного напряжения смещения через компенсирующий резистор, выход первого резистивного делителя напряжения подключен к выходу первого операционного усилителя, а второй вывод к прямому входу второго операционного усилителя, выход которого соединен с первым выводом второго резистивного делителя напряжения, выход которого одновременно подключен к второму входу n+1-го элемента 2И-НЕ и через диод к общей шине, к которой также подключен второй вывод второго резистивного делителя напряжения, согласно изобретению в него введены два двухпозиционных ключа, элемент сравнения, третий операционный усилитель, 2n дополнительных элементов 2И-НЕ, инвертор и вторую резистивную матрицу, соответствующую из четырех резисторов, первые выводы которых попарно объединены соответственно первого со вторым и третьего с четвертым, причем первые из них подключены к инверсному входу третьего операционного усилителя, а вторые к общей шине, вторые выводы резисторов второй резистивной матрицы соответственно соединены: первого резистора с общим выводом первого двухпозиционного ключа, второго - одновременно с выводом третьего операционного усилителя и с инверсным входом второго операционного усилителя, третьего с первым выводом первого двухпозиционного ключа, а четвертого со вторым выводом второго двухпозиционного ключа, общий вывод которого подключен к прямому входу третьего операционного усилителя, а первый одновременно ко второму выводу первого двухпозиционного ключа, к входному выводу и к первому входу элемента сравнения, второй вход которого соединен с общей шиной, а выход с объединенным управляющими входами двухпозиционных ключей, первые входы 2n дополнительных элементов 2И-НЕ попарно объединены и соответственно подключены к соответствующим выходам двоичного счетчика, а вторые входы первой группы n дополнительных элементов 2И-НЕ и вторые входы второй группы n дополнительных элементов 2И-НЕ соответственно объединены и соединены первой группы непосредственно, а второй через инвертор с выходом элемента сравнения, причем выходы первой группы n элементов 2И-НЕ являются выходом кода входного сигнала одной полярности, а выходы второй группы другой полярности.

Изобретение поясняется чертежом. На чертеже представлена функциональная схема АЦП с кодовой ООС.

АЦП с кодовой ООС содержит двоичный счетчик 1, снабженный выводом 2 сброса, n+1 элементов 2И-НЕ 3.1.3.n+1, из которых первые входы n элементов 2И-НЕ 3.1.3.n соответственно подключены к соответствующим выходом двоичного счетчика 1, а вторые объединены и соединены с входом 4 управления, первый вход n+1-го элемента 2.И-НЕ 3.n+1 подключен к выходу 5 генератора импульсов (на чертеже не показан), а выход к счетному входу двоичного счетчика 1, резистивную матрицу 6, состоящую из n весовых резисторов 7.1.7.n, первые выводы которых соответственно подключены к выходам соответствующих n элементов 2И-НЕ 3.1.3.n, а вторые объединены и одновременно соединены с инверсным входом первого операционного усилителя 8, подключенного через резистор 9 к общей шине, с первым выводом первого резистивного делителя 10 напряжения и с выводом 11 источника постоянного напряжения смещения (на чертеже не показан) через компенсирующий резистор 12, выход первого резистивного делителя подключен к выходу первого операционного усилителя 8, а второй вывод к прямому входу второго операционного усилителя 13, выход которого подключен к первому выводу второго резистивного делителя 14, выход которого одновременно подключен ко второму входу элемента 2И-НЕ 3.n+1 через диод 15 к общей шине, к которой также подключен второй вывод второго резистивного делителя 14 напряжения. Одновременно в него входят два двухпозиционных ключа 16 и 17, элемент сравнения 18, третий операционный усилитель 19 и вторая резистивная матрица 20, состоящая из четырех резисторов (R1.R4) 21.1.21.4, первые выводы которых попарно объединены соответственно первого 21.1 со вторым 21.2 и третьего 21.3 с четвертым 21.4, причем первые из них подключены к инверсному входу третьего операционного усилителя 19, а вторые к общей шине, вторые выводы резисторов 2.1.2.4 второй резистивной матрицы 20 соответственно соединены: первого резистора 21.1 с общим выводом первого двухпозиционного ключа 14, второго 21.2 одновременно с выходом третьего операционного усилителя 19 и с инверсным входом второго операционного усилителя 13, третьего 21.3 с первым выводом первого двухпозиционного ключа 16, а четвертого 21.4 - со вторым выводом второго двухпозиционного ключа 17, общий вывод которого подключен к прямому входу третьего операционного усилителя 19, а первый - одновременно ко второму выводу первого двухпозиционного ключа 16, к входному выводу 22 и к первому входу элемента сравнения 18, второй вход которого соединен с общей шиной, а выход с объединенными управляющими входами двухпозиционных ключей 16 и 17. В предлагаемое устройство также включены инвертор 23 и 2n дополнительных элементов 2И-НЕ 24.1.24.2n, первые входы которых попарно объединены и соответственно соединены с соответствующими выходами двоичного счетчика 1, а вторые входы первой группы n дополнительных элементов 2И-НЕ 24.1.24.n и вторые входы второй группы n дополнительных элементов 2И-НЕ 24.n+1.24.2n соответственно объединены и соединены первой группы непосредственно, а второй через инвертор 23 с выходом элемента сравнения 18. Причем выходы первой группы n дополнительных элементов 2И-НЕ 24.1.24n является выходом кода входного сигнала одной полярности, а выходы второй группы (24.n.24.2n) другой полярности.

АЦП c кодовой ООС работает следующим образом. Предварительно двоичный счетчик 1 устанавливается в исходное состояние, т. е. обнуляется, путем подачи на вывод 2 импульсного сигнала.

Пусть на выводе 22 присутствует входной сигнал отрицательной полярности, который устанавливает на выходе элемента сравнения 18 управляющий сигнал нулевого уровня. Этот управляющий сигнал замыкает первые выводы с общими выводами двухпозиционных ключей 16 и 17 и является запрещающим прохождение сигнала через первую группу n элементов 2И-НЕ 24.1.24.n и, пройдя через инвертор 23, разрешающим для второй группы n элементов 2И-НЕ 24.n+1.24.2n. Входной сигнал проходит через двухпозиционный ключ 17 на прямой вход операционного усилителя 19, который работает по схеме неинвертирующего усилителя с коэффициентом усиления, равным Аналоговый сигнал отрицательной полярности с выхода операционного усилителя 19 подается на инверсный вход операционного усилителя 13. Последний переключается и на его выходе устанавливается положительный сигнал, разрешающий прохождение сигнала через элемент 2И-НЕ 3.n+1. Импульсный сигнал с выхода 5 генератора импульсов поступает на двоичный счетчик 1. Начинается процесс счета. Двоичный выходной код счетчика 1 элементы 2И-НЕ 3.1.3.n и первая резисторная матрица 6 преобразуют в ток, который поступает на инверсный вход операционного усилителя 8. Преобразователь код ток построен на весовых резисторах 7.1.7.n. По мере увеличения двоичного числа в счетчике 1 увеличивается суммарный входной ток операционного усилителя 6, который преобразует ток в напряжение и передает его на прямой вход операционного усилителя 13. Когда напряжение двоичных чисел сравняется с входным напряжением по инверсному входу операционного усилителя 13, последний переключится. На его выходе установится отрицательное напряжение, которое закроет элемент 2И-НЕ 3.n+1 и на выходах второй группы элементов 2И-НЕ 24.n+1.24.2n установится выходной код входного сигнала отрицательной полярности. Процесс преобразования входного сигнала отрицательной полярности в двоичный код на этом заканчивается. Для повторного преобразования необходимо подать импульсный сигнал обнуления с вывода 2 на вход сброса счетчика 1.

Если на выводе 22 присутствует входной сигнал положительной полярности, то на выходе элемента сравнения 18 устанавливается управляющий сигнал единичного уровня. Этот управляющий сигнал замыкает вторые выводы с общими выводами двухпозиционных ключей 16 и 17 и является разрешающим прохождение сигнала через первую группу n элементов 2И-НЕ 24.1.24.n и запрещающим, пройдя через инвертор 21, прохождение сигнала через вторую группу n элементов 2И-НЕ 24.n+1.24.2n. Входной сигнал проходит через первый ключ 16 и первый резистор 21.1 второй резисторной матрицы на инверсный вход операционного усилителя 19, который работает по схеме инвертирующего усилителя с коэффициентом усиления, равным Аналоговый сигнал отрицательной полярности с выхода операционного усилителя 19 подается на инверсный вход операционного усилителя 13. В дальнейшем, преобразование входного сигнала положительной полярности осуществляется по процессу, описанному выше для входного сигнала отрицательной полярности, за исключением того, что выходной код входного сигнала положительной полярности установится на выходах первой группы n элементом 2И-НЕ 24.1.24.n На этом процесс преобразования входного сигнала положительной полярности в двоичный код заканчивается. Для повторного преобразования необходимо подать импульсный сигнал с вывода 2 на вход сброса счетчика 1.

Чтобы коэффициенты усиления неинвертирующего и инвертирующего усилителей, выполненные на операционном усилителе 19 и на резисторах R1.R4 резисторной матрицы 20 и описанные выше по тексту, были равны по абсолютной величине, необходимо соблюдение следующих соотношений Остаточное напряжение на выходах элементов 2И-НЕ 3.1.3.n компенсируется подачей напряжения смещения с вывода 11 через резистор 12. Таким образом осуществляется преобразование аналоговых сигналов как положительных так и отрицательных полярностей, поступающих с одного входного вывода 22.

Предложенное изобретение позволяет создавать универсальные АЦП с кодовой ООС, которые могут преобразовывать аналоговые входные сигналы обоих полярностей, поступающих с одного вывода.

Формула изобретения

Аналого-цифровой преобразователь с кодовой отрицательной обратной связью, содержащий двоичный счетчик с входом сброса, элемент 2И НЕ и первую группу n элементов 2И НЕ, первые входы n элементов 2И НЕ первой группы подключены к одноименным выходам двоичного счетчика, а вторые входы объединены и соединены с входом управления преобразователя, первый вход элемента 2И НЕ подключен к выходу генератора импульсов, а выход к счетному входу двоичного счетчика, первую резистивную матрицу, состоящую из n весовых резисторов, первые выводы которых соответственно подключены к выходам одноименных n элементов 2И НЕ первой группы, а вторые объединены и соединены с инверсным входом первого операционного усилителя, подключенного прямым входом к шине нулевого потенциала через первый резистор, с первым выводом первого резистивного делителя напряжения и через второй резистор с выводом источника постоянного напряжения смещения, выход первого резистивного делителя напряжения подключен к выходу первого операционного усилителя, а второй вывод к прямому входу второго операционного усилителя, выход которого соединен с первым выводом второго резистивного делителя напряжения, выход которого подключен к второму входу элемента 2И НЕ и через диод к общей шине и второму выводу второго резистивного делителя напряжения, отличающийся тем, что в него введены два двухпозиционных ключа, элемент сравнения, третий операционный усилитель, 2n дополнительных элементов 2И НЕ, инвертор и вторая резистивная матрица, состоящая из четырех резисторов, первые выводы первого и второго резисторов второй резистивной матрицы соединены с инверсным входом третьего операционного усилителя, первые выводы третьего и четвертого резисторов второй резистивной матрицы соединены с шиной нулевого потенциала, второй вывод первого резистора второй резистивной матрицы соединен с общим выводом первого двухпозиционного ключа, второй вывод второго резистора второй резистивной матрицы подключен к выходу третьего операционного усилителя и к инверсному входу второго операционного усилителя, второй вывод третьего резистора второй резистивной матрицы подключен к первому выводу первого двухпозиционного ключа, второй вывод четвертого резистора второй резистивной матрицы соединен с первым выводом второго двухпозиционного ключа, общий вывод которого подключен к прямому входу третьего операционного усилителя, информационный вход преобразователя соединен с вторыми выводами двухпозиционных ключей и первым входом элемента сравнения, второй вход которого подключен к шине нулевого потенциала, а выход непосредственно соединен с управляющими входами двухпозиционных ключей, первыми входами n элементов 2И НЕ второй группы и через инвертор с первыми входами n элементов 2И НЕ третьей группы, вторые входы элементов 2И НЕ второй и третьей групп подключены к одноименным выходам двоичного счетчика, а выходы являются соответствующими выходами преобразователя.

РИСУНКИ

Рисунок 1