Способ формирования топологии интегральной микросхемы

 

Изобретение относится к производству микросхем и может быть использовано при формировании функциональных слоев микросхем (в т.ч. гибридных, интегрированных на целой пластине и т.п.). Сущность: в способе формирования топологии ИС с помощью термочувствительной пленки под воздействием лазерного излучения формируют топологический рисунок, а затем оставшийся слой термочувствительной пленки либо удаляют с помощью нагрева подложки, либо оставляют как изолирующий или планаризирующий слой. 1 з.п. ф-лы.

Изобретение относится к производству микросхем и может быть использовано при формировании функциональных слоев микросхем (в т.ч. гибридных, интегрированных на целой пластине и т.п.) Известен способ формирования топологии функционального слоя ИС методом литографии, согласно которому на поверхность материала наносят слой металла, затем слой металла покрывают фоторезистом, на поверхность наносят топологический рисунок схемы, облучая часть поверхности фоторезиста световым, электронным или другим лучем. После этого облученную часть фиксируют (дубят) с помощью химических или термических процессов, а необлученную часть поверхности фоторезиста удаляют травлением в жидкой или газовой среде. Вскрытый таким образом слой металла удаляют в жидких или газовых травителях, а оставшаяся его часть является топологическим рисунком схемы (функциональным слоем).

Недостатком способа является многостадийность, необходимость использования ряда (до семи) единиц оборудования, размещенного в общей чистой зоне, что ведет к увеличению стоимости, продолжительности технологического цикла до 2-3 недель. Кроме того, недостатком способа является большой расход сверхчистых реагентов и проблемы с утилизацией выбросов и отходов.

Ближайшим прототипом предлагаемого способа может служить способ получения межсоединений в технологии фирмы LASARRAY, в которой экспонирование фоточувствительного слоя производится лазерным лучом. Дальнейшие операции выполняются в минимизированной чистой зоне на оптимизированным по количеству единиц оборудовании, но по описанной технологической схеме с присущими ей недостатками. Дополнительным недостатком технологии является ограничения на структуру фотошаблона необходимо использовать запатентованную фирмой сеточную маску. Задачей изобретения является устранение указанных недостатков.

Технический результат достигается тем, что вместо многостадийного процесса фотолитографии (нанесение резиста экспонирование закрепление - удаление неиспользуемого отмывка) применяется двухстадийный процесс термофотолитографии (нанесение термочувствительного слоя экспонирование с одновременным удалением).

Предлагаемый способ основан на применении термочувствительного слоя материала, который под воздействием луча лазера удаляется без остатка с поверхности подложки, а оставшаяся часть без дополнительной обработки служит маской при дальнейшей обработке изделия. После выполнения всех операций маска удаляется простым нагреванием объекта.

Так как в предложенном способе отсутствуют операции химической модификации резиста, отсутствует потребность в химических жидких или газообразных реагентах и в реакторах для проведения химических реакций. Так как топологический рисунок наносится прямым рисованием, маска не используется.

Способ формирования топологии интегральной микросхемы осуществляют следующим способом. На поверхность полупроводниковой подложки наносят слой металла и на него пленку полипараксилилена в качестве терморезиста. Подложку помещают в камеру, установленную на подвижном столе, и направляют на нее луч лазера. Перемещая луч лазера относительно подложки, наносят топологический рисунок удалением пленки терморезиста. При аддитивной технологии пленка термочувствительного слоя наносится непосредственно на подложку и после удаления пленки в соответствии с топологическим рисунком на вскрытую поверхность наносится металл. Оставшаяся пленка выполняет защитную функцию и после нанесения металла может быть удалена нагреванием подложки, а может быть оставлена как изоляционный или планаризирующий слой.

Формула изобретения

1. Способ формирования топологии интегральной микросхемы путем воздействия лазерным лучом на поверхность материала, покрытую чувствительным слоем, отличающийся тем, что, воздействуя лазерным лучом с плотностью мощности 103 104 Вт/см2 на термочувствительный слой, удаляют часть слоя и формируют топологический рисунок, а неиспользованный остаток термочувствительного слоя удаляют нагревом поверхности материала.

2. Способ по п.1, отличающийся тем, что в качестве термочувствительного материала используют полипараксилилен.



 

Похожие патенты:

Изобретение относится к технологии изготовления полупроводниковых кристаллов на пластинах, в частности перепрограммируемых сверхбольших интегральных схем (СБИС) памяти с электрической записью и ультрафиолетовым стиранием информации (СБИС РПЗУ), и может быть использовано в производстве СБИС памяти, ИС, БИС, полупроводниковых приборов других типов

Изобретение относится к микроэлектронике и может быть использовано при изготовлении полупроводниковых приборов и интегральных схем

Изобретение относится к технологии интегральных микросхем, а именно к устройствам термообработки, и может быть использовано для очистки полупровод- никовых пластин, а также последующего фотостимулированного импульсного отжига полупроводниковых структур

Изобретение относится к микроэлектронике и может быть использовано при изготовлении полупроводниковых приборов и интегральных схем

Изобретение относится к микроэлектронике

Изобретение относится к микроэлектронике и может быть использовано в технологии изготовления полупроводниковых приборов, гибридных, интегральных и криомикросхем
Изобретение относится к полупроводниковой технологии и может быть использовано при изготовлении многопороговых МДП БИС

Изобретение относится к технологии изготовления полупроводниковых приборов и может быть использовано для легирования полупроводников различными материалами

Изобретение относится к устройствам для удаления нежелательных поверхностных примесей с плоской или имеющей нерегулярную форму поверхности подложки 12 высокоэнергетическим излучением

Изобретение относится к способу изготовления трехмерно расположенных проводящих и соединительных структур для объемных и энергетических потоков

Изобретение относится к системам контроля и, в частности, к системам контроля работы лазеров

Изобретение относится к технологии арсенид галлиевой микроэлектроники и может быть использовано для снижения плотности поверхностных состояний как на свободной поверхности полупроводника, так и на границе раздела металл-полупроводник и диэлектрик-полупроводник

Изобретение относится к способам создания подложек, применимых в качестве эмиттеров ионов химических соединений в аналитических приборах, предназначенных для определения состава и количества химических соединений в аналитических приборах, в частности в масс-спектрометрах и спектрометрах ионной подвижности
Изобретение относится к области полупроводниковой микроэлектроники и предназначено для создания полупроводниковых приборов на основе МДП-транзисторных структур, технология изготовления которых предусматривает использование плазменных обработок на этапе формирования металлизации приборов

Изобретение относится к полупроводниковой технологии и может быть использовано при изготовлении микро-, наноэлектронных и оптоэлектронных устройств, в частности тонкопленочных транзисторов, ячеек энергонезависимой памяти, солнечных элементов

Изобретение относится к микроэлектронике, оптической и оптоэлектронной технике, к нелитографическим микротехнологиям формирования на подложках тонкопленочных рисунков из наносимых на ее поверхность веществ
Изобретение относится к производству кристаллов и может быть использовано в производстве полупроводниковых кристаллов для изготовления микросхем
Наверх