Приставка к цифровым вычислительным машинам

 

0 П И С А Н И Е 2I2628

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

Зависимое от авт. свидетельства №

Заявлено 18.V I I 1.1966 (№ 1097936/26-24) с присоединением заявки №

Приоритет

Опубликовано 29,11,1968, Бюллетень № 9

Кл 42m, 14

МПК С 06f

УДК 681.322-2 (088.8) Номитет по делам изобретений и открытий при Совете Министров

СССР

Дата опубликования описания 13.Ч111.1968

Авто 1) изобретения

Р. Г. Бухараев

Заявитель Казанский государственный университет им. В. И. Ульянова-Ленина

ПРИСТАВКА К ЦИФРОВЫМ ВЫЧИСЛИТБЛЬНЪ|М МАШИНАМ п, и, и, и, п, ï, и, (16.

Известные вспомогательные блоки к цифровым вычислительным машинам позволяют несколько сократить основное машинное время при решении ряда статистических задач.

Предлагаемое устройство позволяет получить существенно больший выигрыш по времени счета, так как представляет собой специализированную цифровую машину, включающую генератор случайных двоичных чисел, устройство управления, устройство проверки логических условий, блок памяти, буферное и арифметическое устройства.

На чертеже показана блок-схема предлагаемой приставки, где приняты следующие обозначения:

1 — генераторы случайно распределенных импульсов;

2, 8, 4 — сменные генераторы случайных импульсов с фиксированными законами распределения;

5 — логический преобразователь; б — регистр;

7 — коммутатор;

8 — многоразрядный сумматор;

9 — вентильная схема;

10 — блок разрешения;

11, 12, 18 — счетчики;

14 — коммутатор запоминающего устройства;

15 — запоминающее устройство;

1б — набор вентилей;

17 — сумматор арифметического устройства: позициями 1, 2 .... 2б, 27, 28 обозначены взаимосвязи между блоками.

5 Блок 1.

Управляемый генератор случайных величин

ГШ служит для получения на каждом такте работы приставки случайного кода с распределением вероятностей, зависящим от управ10 ляющего входа ГШ. Блоки 1 являются стандартными генераторами случайных стандартизованных импульсов, выдающих в каждый момент «нуль» или «единицу» с вероятностью 1/2.

Блоки 2, 8 и 4 являются сменными генерато15 рами случайных импульсов с фиксированными законами распределения. От блока 4 может потребоваться имитация пуассоновского процесса, в частности, при моделировании систем массового обслуживания. Блоки 2, 8, 4 иден20 тичны блокам 1. Блок 5 является логическим преобразователем с четырьмя случайными входами, двадцатью четырьмя управляющими входами и шестью случайными выходами.

Значения управляющих входов определяются

25 регистром б.

Управляющий вход блока 5 (или регистр б) разбивается на группы следующим образом:

3

Регистр 6 имеет также управляющий вход

24 со значениями «О» или «1». В зависимости от программы настройки содержимое регистра либо не изменяется в процессе моделирования после заполнения в момент настройки, когда вход 15 блокирован, либо вход 15 не блокирован, и тогда вход 7 определяет пуск и останов генератора случайных величин.

Блок II.

Условный преобразователь служит для преобразования случайного кода в значение случайной величины с локальным распределением вероятностей. Он представляет собой коммутатор 7, двенадцатиразрядный сумматор 8 с устройством переноса, обеспечивающим гашение единицы переноса из любых трех разрядов сумматора, определяемых программой настройки, и вентильную схему 9. Вход 1 доставляет в блок II комбинацию вида 000100, которая истолковывается коммутатором 7 следующим образом: единица на четном месте — прибавить, единица на нечетном месте — вычесть (прибавить в обратном коде) в один разряд сумматора единицу, если она встречается в первой паре входного кода, соответственно в другой разряд для второй пары и в третий разряд для третьей пары (например, комбинация 000100 истолковывается как прибавить

«1» Во второй разряд) . Входы 2, 8 и 4 доставляют в блок II на каждом такте «О» или «1», которые в зависимости от значений конста«т программы настройки либо блокированы, либо прибавляются коммутатором 7 в упомянутые разряды сумматора, либо операция определяется тем, прибавлялась или вычиталась в соответствующий разряд единица, поступившая по управляемому входу 1 (при этом сработаег только один из входов — соответствующий работавшему в этом такте управляемому входу) .

Вход 10 служит для занесения в сумматор начального значения, хранящегося в определенной ячейке блока памяти, например «01», Вход 24 служит для настройки условного ггрг;образователя в начале работы.

Вход 8 является управляющим — по нему производится считывание значения сумматора по выходу 5 при некоторых остановах приставки. Выход б является основным — по этому выходу содержимое сумматора поступает в блок памяти III и по нему, как по адресу, происходит выбор информации из некоторой ячейки. Выход 5 служит для передачи в буферное устройство БУ (блок У1) содержимого сумматора 8 по сигналу устройства управления (вход 8 ), Блок III.

Это блок памяти, который служит для кодирования начального состояния системы и управляющей и вычислительной частей схемы моделирования. Блок 14 является коммутатором, обеспечивающим сопряжение ключевого входа блока 1 с группой разрядов ячейки памяти, отведенной для кодирования распределения вероятностей. Блок 15 представляет собой собственно стандартный куб памяти в 4096

12628

4 ячеек по 45 двоичных разрядов. По программе настройки часть объема запоминающего устройства в 1, 64, 256 и 1024 ячеек отводится под буферную память и служит для записи информации, поступающей пз буферного и арифметического устройств.

П П.. П, П, П.- П, — означают код распределения вероятностей, которое будет имитироваться генератором блока 1 на следующем шаге испытаний. В зависимости от условий задачи этот код может занимать максимально 24 разряда (6 4). Нулевой код, например, воспринимается приставкой как сигнал о том, что блок 1 постоянно работает с одним и тем же распределением, определенным содержанием ячейки памяти, например «00», По входу 6 поступает адрес ячейки, из которой произойдет считывание информации, если поступит разрешающий сигнал на считывание из блока

IV по входу 9 . Вход 25 служит для записи информации в память нз буферного устройства (блока VI). Вход 19 служит для записи информации в память из арифметического устройства (блока V). Выход 16 служит для записи в сумматор 8 начального значения, хранящегося в ячейке «01» блока памяти. Выход

17 служит для считывания в буферное устройство и в ЭВМ содержимого ряда ячеек памяти. Группа входов 11; 12, 14, 15 передает по назначениям содержимое той ячейки, по которой произошло считывание, если оно состоялось.

Блок IV.

Устройство управления служит для организации работы приставки в основных режимах.

Блок 10 — разрешающий блок, распределяющий сигналы разрешения на срабатывание блоков приставки в зависимости от своих входных сигналов. Блоки 11, 12, 18 — счетчи4О ки, определяющие цикличность работы приставки. Счетчик 11 при единичном сигнале в одном из разрядов программы настройки заполняется по входу 14 при считывании из памяти в рабочем режиме, а при нулевом сигна4> ле заполняется по входу 8 случайным кодом.

Счетчик 12 при наличии единицы во втором разряде кода программы настройки заполняется по входу 18 каждый раз после срабатывания арифметического устройства к импульса>0 ми, число которых задано содержимым ячейки «10» блока памяти, а при наличии сигнала заполняется каждый раз после своего срабатывания на сравнение случайным кодом по входу 4 . Счетчик 18 обеспечивает одно срабатывание на заданное число срабатываний арифметического устройства. Это число постоянно и принято равным 4096 (двенадцатиразрядный счетчик). При наличии «1» в третьем разряде кода программы настройки счетчик

® 18 пересчитывает все срабатывания арифметического устройства (блок V), при наличии

«О» — только отдельные срабатывания. По входу 22 в блок IV подается сигнал о срабатывании арифметического устройства, а вход

65 28 служит для передачи сигнала пуска при212628

5 ставки либо в начале работы, либо после останова приставки с передачей управления буферному устройству. Выход 7 выдает пусковые сигналы блока 1 постоянно, если был сигнал пуска приставки и не поступил сигнал останова по какой-либо причине. Причинами останова может быть работа блоков III, Ъ и VI. Выход 8 выдает сигнал на передачу содер>кимого сумматора блока II в.блок Ч1, который появляется после каждого останова блока 1. По выходу 9 поступают разрешающие сигналы срабатывание блока (разрешение на считывание). Такой сигнал появляется при срабатывании счетчика 11 на сравнение, то есть когда число срабатываний 1 Ш равно значению счетчика 11. Выход 10 выдает разрешение на срабатывание блока V. Такой сигнал появляется при срабатывании счетчика 12.

Блок V.

Арифметическое устройство (АУ) служит для суммирования содержимого ячеек памяти, передачи в буферное устройство содержимого сумматора и для групповой обработки содержимого группы ячеек памяти — в зависимости от кода операции, определяемого программой настройки. Блок 1б представляет собой вснтильное устройство, блок 17 — сумматор арифметического устройства. По входу 18 в блок

V поступает функциональная часть содержимого выбранной ячейки памяти. По входу 10 поступает разрешение из блока IV на выполнение операции. По входу 22 в блок V поступает программа настройки, — именно код операции и код настройки коммутатора 14. Выход

19 выдает результат операции в основную часть памяти — в ту же ячейку, содержимое которой обрабатывалось. Выход 20 передает результат в буферное устройство — для записи в буферную часть памяти. Выход 21 передает функциональную часть содержимого ячейки непосредственно в буферное устройство без обработки в АУ. Выход 22 выдает сигнал о завершении выполнения операции в АУ. Значения кода операций могут быть следующими:

А — блок 1 обработки не производит— функциональная часть содержимого каждой выбранной ячейки по разрешению «1» передается в буферное устройство;

Б — функциональная часть содержимого каждой выбранной ячейки памяти по разрешению «1» прибавляется к содержимому следующей по порядку ячейки буферной памяти (начиная с первой ячейки). Этот процесс идет до заполнения буферной памяти, когда появляется разрешение «2», и процесс начинается

pHoBb с первой ячейки буферной памяти. Если появилось разрешение «3». (оно может появиться только ранее разрешения «2»), то во все остальные, еще не участвовавшие в процессе суммирования ячейки буферной памяти, прибавляется содержимое последней выбранной ячейки, процесс вновь возвращается к началу, как после разрешения «2»:

 — по каждому разрешению «2» или .3> функциональная часть содержимого выбран5

30 зз

55 чю

6 ной ячейки памяти суммируется в сумматоре

АУ блока V. По разрешению «4» содержимое сумматора выдается в буферное устройство;

à — по каждому разрешению «2» или <3» функциональная часть содержимого выбранной ячейки памяти складывается с единицей и результат записывается снова в ту же ячейку.

Прекращение работы блока V с передачей управления буферному устройству происходит в реяиме А по разрешению «2» или «3», в режимах Б, В и Г по разрешению «4».

Блок VI.

Буферное устройство служит для связи приставки с ЭВМ управления в режимах записи и считывания информации, настройки блоков приставки на основе программы настройки, поступающей из ЭВМ, управления началом и продолжением работы приставки. По входам

21 и 22 поступает результат обработки из блока V, по входу 17 производится считыгание содержимого части памяти, по входу 5 поступает значение сумматора блока II, по входу 27 поступает информация из ЭВМ, по входу 28 поступает управляющая информация из блока IV. Выход 28 служит для пуска приставки, выход 24 разносит по соответствующим блокам программу настройки приставки, выход 25 обеспечивает запись информации в память приставки, выход 2б служит для передачи в ЭВМ управляющей и числовой информации. Буферное устройство работает в четырех режимах:

1) запись информации из ЭВМ в память приставки;

2) ввод программы настройки;

3) запись текущей информации о решении в буферную часть памяти;

4) считывание информации в ЭВМ из памяти приставки.

В режимах А, Б и В арифметического устройства информация, поступающая в буферное устройство, немедленно переписывается в буферную часть памяти. В режиме Г буферное устройство не участвует. В режиме А по разрешению «2» или «3» буферное устройство передает в ЭВМ команду обращения.

В зависимости от режима блока V и программы настройки производится обработка получаемой траектории случайного процесса. В буферной части памяти накапливается либо сама траектория или система значений функции на ней (режим А), либо средняя некоторой функции цепи одновременно для всех точек моделируемого интервала процесса (режим Б), либо средняя некоторой случайной величины, определенной цепью (режим В) .

В режиме Г вычисляется абсолютное распределение вероятностей состояний моделируемой цепи на некотором шаге, которое накапливается непосредственно в ячейках, кодирующих состояния цепи.

В режиме B решаются, например, следующие задачи: вычисление определенных интегралов; получение средних характеристик некоторых случайных процессов; задача Дири212628 хле для уравнения в частных производных

2-го порядка эллиптического типа общего вида; краевая задача для уравнения теплопроводности; моделирование прохождения частицы через слой вещества; моделирование систем массового обслуживания; решение систем нелинейных уравнений больших порядков. В режиме А можно получать решения систем линейных алгебраических уравнений высоких порядков и значения континуальных интегралов; обрабатывая в ЭВМ траектории функций цепей Маркова, выдаваемые приставкой, моделировать процессы распределения ресурсов в ходе производства и строительства; моделировать течение цепной реакции. В режиме Б весьма эффективно решается краевая задача для уравнения теплопроводности, а в режиме

Г возможно прогнозирование эволюции производственно-экономических систем с точки зрения распределения материальных ресурсов на определенном этапе времени.

Предмет изобретения

Приставка к цифровым вычислительным машинам для решения статистических задач, содержащая генераторы случайных двоичных чисел с равномерным распределением, регистры, блок памяти, дешифраторы, вентили, буферное устройство, устройство управления и условный преобразователь, отличающаяся тем, что, с целью повышения быстродействия при моделировании произвольных однородных цепей Маркова высоких порядков в режиме многопрограммной работы, часть генераторов случайных чисел в зависимости от программы непосредственно, а другая часть через упраг,ляемый кодовый преобразователь и через управляемый коммутатор соединена с управляемым составным сумматором, выход которого через вентиль подключен ко входу буферного устройства, связанного выходами через управляемый коммутатор с кодовым преобразователем генератора случайных чисел, с арифметическим устройством, со счетчиками сравнения устройства управления и с буферным устройством, причем выходы арифметического устройства соединены с блоком памяти, буферным устройством, с дешифратором устройства управления, а выходы буферного устройства подключены к дешифратору устройства управления, к регистру генератора случайных чисел, к коммутатору и составному сумматору условного преобразователя, к коммутатору блока памяти и арифметическому устройству, к автономной системе управления блока памяти и непосредственно к внешнему входу цифровой вычислительной машины, выходы регистров сравнения связаны с дешифратором устройства управления, выходы которого соединены с генератором случайных двоичных чисел, с вентилями условного преобразователя, с системой управления блока памяти и с сумматором арифметического устройства.

212628

2б

Редактор Б. Нанкина Текред А, А. Камьннникова Корректоры: И. Л. Кириллова и А. П. Васильева

Заказ 2654yl2 Тираж 530 Подписное

Ц11ИИПИ Комитета по делам изобретений и открытий прп Совете Министров СССР

Москва, Центр, пр. Серова, д. 4

Типография, пр. Сапунова, 2